آموزش زبان‌های توصیف سخت‌افزاری (HDL) برای طراحی FPGA - آخرین آپدیت

مبانی VHDL Basics of VHDL

• مقدمه‌ای بر زبان‌های توصیف سخت‌افزاری برای طراحی FPGA Introduction to Hardware Description Languages for FPGA Design

• چرا VHDL یاد بگیریم؟ Why Learn VHDL?

• جریان طراحی FPGA FPGA Design Flow

• آشنایی با VHDL: ماشین حالت متناهی Intro to VHDL: Finite State Machine

• نحوه صحبت به زبان VHDL، اولین عبارات How to speak VHDL, first phrases

• تخصیص‌ها، عملگرها و انواع داده‌ها در VHDL VHDL Assignments, Operators, Types

• قوانین و سینتکس VHDL، پورت‌های رابط VHDL Rules and Syntax, Interface Ports

• استفاده از VHDL در ModelSim: دانلود و نصب VHDL in ModelSim: Download and Install

• استفاده از VHDL در ModelSim: افزودن به جعبه ابزار VHDL in ModelSim: Adding to your Toolkit

• ارسال تکالیف برنامه‌نویسی VHDL Submitting VHDL Programming Assignments

تکنیک‌های طراحی منطقی VHDL VHDL Logic Design Techniques

• یادگیری زبان VHDL (مقدمه) Learning to speak VHDL (Intro)

• مدارهای ترکیبی Combinatorial Circuits

• منطق همزمان: لچ‌ها و فلیپ‌فلاپ‌ها Synchronous Logic: Latches and Flip Flops

• منطق همزمان: شمارنده‌ها و ثبات‌ها Synchronous Logic: Counters and Registers

• باس‌ها و بافرهای سه حالته Buses and Tristate Buffers

• طراحی‌های ماژولار: کامپوننت‌ها، Generate و حلقه‌ها در VHDL Modular Designs: Components, Generate and Loops in VHDL

• تست بنچ در VHDL: ترکیبی Test Benches in VHDL: Combinatorial

• تست بنچ در VHDL: همزمان Test Benches in VHDL: Synchronous

• حافظه در VHDL Memory in VHDL

• ماشین‌های حالت متناهی در VHDL Finite State Machines in VHDL

مبانی Verilog Basics of Verilog

• آموزش Verilog برای لذت و سود (مقدمه) Verilog for fun and profit (intro)

• اولین عبارت شما در Verilog Your First Verilog phrase

• قوانین و سینتکس Verilog؛ کلمات کلیدی و شناسه‌ها؛ ویرایش در Sigasi/Quartus Verilog Rules and Syntax; Keywords and Identifiers; Sigasi/Quartus editing

• دستورات و عملگرهای Verilog Verilog Statements and Operators

• ماژول‌های Verilog، حالت‌های پورت و انواع داده‌ها Verilog Modules, Port Modes and Data Types

• ساختار Verilog Verilog Structure

• تست با ModelSim Testing with ModelSim

• ارزیابی Verilog Verilog Evaluation

• ارسال تکالیف برنامه‌نویسی Verilog Submitting Verilog Programming Assignments

تکنیک‌های طراحی Verilog و System Verilog Verilog and System Verilog Design Techniques

• یادگیری زبان Verilog (مقدمه) Learning to speak Verilog (intro)

• مدارهای ترکیبی Combinatorial Circuits

• منطق همزمان: لچ‌ها و فلیپ‌فلاپ‌ها Synchronous Logic: Latches and Flip Flops

• منطق همزمان: شمارنده‌ها و ثبات‌ها Synchronous Logic: Counters and Registers

• باس‌ها و بافرهای سه حالته Buses and Tristate Buffers

• طراحی ماژولار در Verilog Modular Design in Verilog

• تست‌بنچ در Verilog Testbenches in Verilog

• تست‌بنچ در Verilog (بخش دوم) Testbenches in Verilog II

• کار با حافظه در Verilog Memory with Verilog

• ماشین‌های حالت متناهی در Verilog Verilog Finite State Machines