آموزش پیاده سازی AXI4 در طراحی های FPGA - آخرین آپدیت
دانلود AXI4 Implementations in FPGA Designs
آموزش پیادهسازی باس AXI4 برای طراحی FPGA در Intel/Altera یا AMD/Xilinx
آموزش پروتکل باس AXI4 مبتنی بر FPGA، شامل AXI4-Lite و AXI4 Stream با استفاده از RTL / Verification در VHDL و Verilog.
- سیگنالهای باس AXI4 و Handshaking Master / Slave
- اعتبارسنجی (Verification) پروتکل AXI4 و ارتباط با Vendor IP
- نمایش شبیهسازی در Verilog و VHDL با فایلهای نمونه کد
پیش نیازها: درک مفاهیم اولیه طراحی منطقی FPGA در VHDL یا Verilog. داشتن تجربه در استفاده از شبیهسازهای رفتاری میتواند مفید باشد.
یک مجموعه آموزشی کامل برای تمام جنبههای پروتکل باس AXI4، شامل AXI4 Stream، AXI4-Lite، و AXI4. هر کدام از انواع AXI4 دارای جریان باس، Handshake، و الزامات سیگنال هستند که به طور مفصل شرح داده شدهاند. یک نمونه پیادهسازی برای Master و Slave در هر زیرمجموعه AXI4 گنجانده شده است، با نمایشهای شبیهسازی با استفاده از تست بنچهای نمونه در edaplayground و Vivado، با استفاده از نمودار بلوکی Vivado با بررسی پروتکل AXI4.
ما تفاوتهای بین هر یک از انواع AXI4 را یاد میگیریم، جایی که پروتکل AXI4 Stream برای انتقال داده انبوه یک طرفه از یک Master به یک Slave بدون اطلاعات آدرس استفاده میشود. پروتکل AXI4 Stream سادهترین پیادهسازی و رایجترین است.
پروتکل AXI4-Lite رابط رایج دیگری است که یاد میگیریم چگونه آن را پیادهسازی کنیم. ما درک کاملی از نحوه Handshake کردن AXI4-Lite Master با AXI4-Lite Slave با آدرس و داده به دست میآوریم، و امکان نوشتن و خواندن تک کلمهای را با پاسخهای Slave در تراکنشهای معتبر یا خطا فراهم میکند.
پروتکل کامل AXI4 بالاترین پهنای باند داده را با حالتهای Burst تا 256 کلمه به اندازه 128 بایت فراهم میکند. با 5 باس مجزا، از جمله یک باس آدرس نویسی، یک باس داده نویسی، یک باس آدرس خواندن، یک باس خواندن، و یک باس پاسخ نویسی، هر کدام با Handshake جداگانه، نیاز به درک گستردهای برای پیادهسازی موفقیتآمیز اجزای RTL وجود دارد.
مقدمه Introduction
-
مقدمه Introduction
جریان AXI4 AXI4 Stream
-
مقدمه ای بر جریان AXI4 Introduction to AXI4 Stream
-
برده جریان AXI4 در VHDL AXI4 Stream Slave in VHDL
-
برده جریان AXI4 در Verilog AXI4 Stream Slave in Verilog
-
استاد جریان AXI4 در VHDL AXI4 Stream Master in VHDL
-
استاد جریان AXI4 در Verilog AXI4 Stream Master in Verilog
AXI4-Lite AXI4-Lite
-
مقدمه AXI4-Lite AXI4-Lite Introduction
-
برده AXI4-Lite در VHDL AXI4-Lite Slave in VHDL
-
برده AXI4-Lite در Verilog AXI4-Lite Slave in Verilog
-
استاد AXI4-Lite در VHDL AXI4-Lite Master in VHDL
-
استاد AXI4-Lite در Verilog AXI4-Lite Master in Verilog
AXI4 کامل AXI4 Full
-
مقدمه AXI4 کامل Full AXI4 Introduction
-
برده AXI4 در VHDL AXI4 Slave VHDL
-
برده AXI4 در Verilog AXI4 Slave Verilog
-
استاد AXI4 در VHDL AXI4 Master VHDL
-
استاد AXI4 در Verilog AXI4 Master Verilog
https://donyad.com/d/fbd7f6
Scott Dickson
مهندس طراحی FPGA/ASIC
نمایش نظرات