آموزش سیستم‌های محاسباتی FPGA: بازپیکربندی دینامیک جزئی - آخرین آپدیت

مقدمه‌ای بر بازپیکربندی‌ها An Introduction to Reconfigurations

• معرفی دوره Course introduction

• واژگان مشترک A Common Vocabulary

• پاسخ به ۵ سؤال کلیدی (5 W's) The 5 W's

• رایانش بازپیکربذیر به عنوان گسترشی از طراحی مشترک سخت‌افزار/نرم‌افزار Reconfigurable Computing as an Exstension of HW/SW Codesing

• طبقه‌بندی بازپیکربندی‌های SoC A Classification of SoC Reconfigurations

• طبقه‌بندی بازپیکربندی‌های SoMC A Classification of SoMC Reconfigurations

به سوی بازپیکربندی دینامیک جزئی و سیستم‌های پیچیده مبتنی بر FPGA Towards Partial Dynamic Reconfiguration and Complex FPGA-based systems

• سناریوهایی که بازپیکربندی جزئی در آن‌ها موثر است Scenarios where Partial Reconfiguration can be effective

• نحوه استفاده از بازپیکربندی FPGA برای رفع مشکلات فضای سخت‌افزاری How to use FPGA Reconfiguration to face area issues

• نحوه مدیریت سربار زمان اجرای بازپیکربندی How to deal with the Reconfiguration runtime overhead

• ماژول‌های تکرارشونده برای کاهش زمان بازپیکربندی Recurring modules to reuse them to reduce the Reconfiguration time

• بازپیکربندی جزئی برای کاهش سربار زمان اجرای بازپیکربندی Partial Reconfiguration to reduce the Reconfiguration runtime overhead

• مدیریت زمان اجرا برای بررسی پیاده‌سازی‌های جایگزین Runtime management to explore alternative implementations

• جابجایی بیت‌استریم‌ها (Bitstreams relocation) Bitstreams relocation

• جابجایی بیت‌استریم‌ها و همگنی مجازی Bitstreams relocation and virtual homogeneity

جریان‌های طراحی Design Flows

• جریان‌های طراحی Xilinx در طول سال‌ها Xilnx Design Flows through years

• جریان‌های طراحی بازپیکربندی جزئی Partial Reconfiguration Design Flows

• بازپیکربندی جزئی مبتنی بر تفاوت در Xilinx Xilinx Difference Based Partial Reconfiguration

• بازپیکربندی جزئی مبتنی بر ماژول در Xilinx Xilinx Module Based Partial Reconfiguration

• جریان بازپیکربندی جزئی (PR) در Xilinx Xilinx Partial Reconfiguration (PR) Flow

• مقایسه جریان‌های طراحی بازپیکربندی مبتنی بر ماژول در مقابل بازپیکربندی جزئی Module Based vs Partial Reconfiguration Design Flows

• منطق پشت DRESD و کارهای انجام شده توسط Politecnico di Milano Rationale behind DRESD and the work done by the Politecnico di Milano

• از DRESD به CHANGE و ASAP؛ دو ابتکار پژوهشی جدید از Politecnico di Milano From DRESD to CHANGE and ASAP, two new research initiatives from the Politecnico di Milano

• سیستم CAOS: از سیستم‌های جاسازی شده تا سیستم‌های محاسباتی توزیع شده ناهمگن مبتنی بر FPGA CAOS: from embedded to heterogeneous distributed FPGA-based computing systems

نکات پایانی و مسیرهای آینده Closing remarks and future directions

• به سوی سیستم‌های توزیع شده مبتنی بر FPGA Towards distributed FPGA-based systems