این دوره مقدماتی مقدماتی بر جریان طراحی سنتز سطح بالا (HLS) است. اهداف این دوره، توصیف، اشکال زدایی و پیاده سازی مدارهای منطق ترکیبی بر روی FPGA ها با استفاده از زبان C/C++ بدون هیچ کمکی از HDL ها (به عنوان مثال VHDL یا Verilog) است. HLS اخیرا توسط چندین رهبر صنعت (مانند انویدیا و گوگل) برای طراحی پلتفرم های سخت افزاری و نرم افزاری خود استفاده می شود. جریان طراحی HLS آینده طراحی سختافزار است که به سرعت برای هر مهندس سختافزار یا نرمافزاری که مشتاق استفاده از FPGA برای عملکرد استثنایی و مصرف انرژی کم است، به یک مهارت ضروری تبدیل میشود.
از نرمافزار و پلتفرمهای سختافزاری Xilinx HLS برای نمایش نمونهها و برنامههای کاربردی واقعی استفاده میکند. این دوره اولین دوره ای است که جریان و مهارت های طراحی HLS را به همراه مفاهیم مدار منطق دیجیتال از ابتدا ایجاد می کند. در طول دوره، چندین مثال را دنبال میکنید که مفاهیم و تکنیکهای HLS را توضیح میدهند. این دوره شامل آزمونها و تمرینهای متعددی است تا بتوانید روشها و رویکردهای پیشنهادی را تمرین کرده و به آنها تسلط پیدا کنید.
این دوره اولین دوره از مجموعه دوره های HLS در طراحی ماژول های سخت افزاری و الگوریتم های شتاب بر روی یک FPGA هدف است. در حالی که این دوره بر مدارهای ترکیبی تمرکز دارد. سایر دوره های این مجموعه نحوه استفاده از HLS در طراحی مدارهای منطقی ترتیبی، شتاب الگوریتم و سیستم های ناهمگن ترکیبی CPU+ FPGA را توضیح خواهند داد.
دکتری
نمایش نظرات