آموزش سنتز سطح بالا برای FPGA، قسمت 3 - پیشرفته

High-Level Synthesis for FPGA, Part 3 - Advanced

نکته: آخرین آپدیت رو دریافت میکنید حتی اگر این محتوا بروز نباشد.
نمونه ویدیوها:
توضیحات دوره: طراحی منطقی با Vitis-HLS با استفاده از جریان طراحی چند چرخه برای توسعه مدارهای متوالی در HLS. پیاده سازی ارتباط جریانی و محاسبات در HLS استفاده از FIFO به عنوان مکانیزم همگام سازی بین ماژول متصل آموزش نحوه استفاده از یک متغیر آرایه در داخل کد HLS اتصال و AND HLS IP به BRAM در پروژه Vivado کار با اشاره گرها در HLS کار با پروتکل AXI در HLS بهینه سازی حلقه لوله گذاری در HLS بهینه سازی حلقه باز کردن در HLS بهینه سازی مسطح کردن حلقه در HLS بهینه سازی حلقه به عقب در HLS کار با کتابخانه HLS-Stream در پروتکل و رابط های HLS Handshaking در HLS پیش نیازها: درک مفاهیم اولیه کدگذاری C/C++ درک اصول اولیه مفاهیم عملگرهای منطقی (به عنوان مثال، AND، OR، XOR، SHIFT) دوره آموزشی Udemy "Synthesis سطح بالا برای FPGA، بخش 1-مدارهای ترکیبی" "Synthesis سطح بالا برای FPGA، بخش 2 - مدارهای متوالی" BASY ارزیابی Udemy Xilinx Vitis-HLS و Vivado (دانلود Vivado ML Edition یا Vivado Design Suite - HLx Editions برای ویندوز یا لینوکس)

این دوره موضوعات پیشرفته در جریان طراحی سنتز سطح بالا (HLS) را پوشش می دهد. اهداف این دوره، توصیف، اشکال زدایی و پیاده سازی مدارهای منطقی بر روی FPGA ها با استفاده از زبان C/C++ بدون هیچ کمکی از HDL ها (به عنوان مثال VHDL یا Verilog) است. HLS اخیرا توسط چندین رهبر صنعت (مانند انویدیا و گوگل) برای طراحی پلتفرم های سخت افزاری و نرم افزاری خود استفاده می شود. جریان طراحی HLS آینده طراحی سخت افزار است. این به سرعت برای هر مهندس سخت افزار یا نرم افزاری که علاقه مند به استفاده از FPGA برای عملکرد استثنایی و مصرف انرژی کم است، به یک مهارت ضروری تبدیل می شود.

این دوره اولین دوره ای است که مباحث جریان طراحی پیشرفته HLS را توضیح می دهد. از نرم افزار و پلتفرم سخت افزاری Xilinx HLS برای نشان دادن نمونه ها و برنامه های کاربردی واقعی استفاده می کند. در طول دوره، چندین مثال را دنبال می‌کنید که مفاهیم و تکنیک‌های HLS را توضیح می‌دهند. این دوره شامل آزمون ها و تمرین های متعددی برای تمرین و تسلط بر روش ها و رویکردهای پیشنهادی است.

این دوره سومین دوره از مجموعه دوره های HLS در طراحی ماژول های سخت افزاری و الگوریتم های شتاب بر روی یک FPGA هدف است. در حالی که این دوره بر طراحی چند چرخه، طراحی پیشرفته و تکنیک های بهینه سازی در HLS تمرکز دارد، دوره های دیگر این مجموعه نحوه استفاده از تکنیک های طراحی تک چرخه را برای توسعه مدارهای منطقی ترکیبی و ترتیبی در HLS توضیح می دهند.


سرفصل ها و درس ها

پیش درآمد Prologue

  • معرفی Introduction

  • ساختار دوره Course Structure

راه اندازی آزمایشگاه LAB Setup

  • معرفی Introduction

  • نصب ویندوز Windows Instullation

  • نصب لینوکس Linux Installation

طراحی چند چرخه Multi-Cycle Design

  • معرفی Introduction

  • تعریف Definition

  • طراحی چند چرخه در مقابل SCII Multi-Cycle Design vs SCII

  • مثال Example

  • دست دادن Handshaking

  • مثال با vld Example with vld

  • مثال با ack Example with ack

  • مثال با hs Example with hs

  • دست دادن در سطح بلوک Block-Level Handshake

  • تمرینات Exercises

  • امتحان Quiz

جریان Streaming

  • معرفی Introduction

  • تعریف Definition

  • پخش جریانی FIFO Streaming FIFO

  • پخش جریانی در HLS Streaming in HLS

  • مثال جریان: Vitis-HLS Streaming Example: Vitis-HLS

  • مثال جریان: Vivado Streaming Example: Vivado

  • تمرینات Exercises

  • امتحان Quiz

ArrayInHLS ArrayInHLS

  • معرفی Introduction

  • تعریف Definition

  • مسائل آرایه Array Issues

  • BRAM BRAM

  • خواندن/نوشتن آرایه: VitisHLS Array Read/Write: VitisHLS

  • Array Read/Write: Vivado Array Read/Write: Vivado

  • تمرینات Exercises

  • امتحان Quiz

اشاره گرها Pointers

  • معرفی Introduction

  • تعریف Definition

  • ریخته گری اشاره گر بومی Native Pointer Casting

  • اشاره گر روی رابط Pointers on the Interface

  • حساب اشاره گر Pointer Arithmetic

  • اشاره گرهای دسترسی چندگانه روی رابط Multi-Access Pointers on the Interface

  • تمرینات Exercises

  • امتحان Quiz

AXI در HLS AXI in HLS

  • معرفی Introduction

  • رابط نقشه برداری حافظه Memory Mapped Interface

  • پروتکل AXI AXI Protocol

  • خروجی نقشه برداری حافظه 01 Memory Mapped Output 01

  • آدرس دهی AXI در ویوادو AXI Addressing in Vivado

  • خروجی نقشه برداری حافظه 02 Memory Mapped Output 02

  • ورودی/خروجی نگاشت حافظه Memory Mapped I/O

  • رابط m-axi The m-axi interface

  • تمرینات Exercises

  • امتحان Quiz

حلقه ها در HLS Loops In HLS

  • معرفی Introduction

  • تعریف Definition

  • حلقه باز کردن Loop Unrolling

  • لوله کشی Piplelining

  • شکست خط لوله Failure to Pipeline

  • (شکل موج) حلقه های لوله کشی به عقب (Waveform) Rewinding Pipelined Loops

  • تمرینات Exercises

  • امتحان Quiz

کتابخانه جریان HLS HLS Stream Library

  • معرفی Introduction

  • تعریف Definition

  • پخش جریانی روی رابط Stream on the Interface

  • مسدود کردن/غیر مسدود کردن Blocking/NonBlocking

  • جریان داده HLS جریان HLS Stream Dataflow

  • تمرینات Exercises

  • امتحان Quiz

نمایش نظرات

آموزش سنتز سطح بالا برای FPGA، قسمت 3 - پیشرفته
جزییات دوره
7.5 hours
58
Udemy (یودمی) Udemy (یودمی)
(آخرین آپدیت)
186
4.8 از 5
دارد
دارد
دارد
جهت دریافت آخرین اخبار و آپدیت ها در کانال تلگرام عضو شوید.

Google Chrome Browser

Internet Download Manager

Pot Player

Winrar