آموزش طراحی FPGA با متلب و سیمولینک - آخرین آپدیت
دانلود FPGA Design with MATLAB & Simulink
رویکرد طراحی FPGA با System Generator از MATLAB/Simulink & HDL Coder
دوره آموزشی که جریان طراحی کامل را معرفی میکند، شامل موارد زیر است:
- توسعه FPGA با ابزار Matlab و Simulink
- ایجاد پروژهها با System Generator و HDL Coder
- پیادهسازی فیلترهای FIR و IIR بر روی FPGA از System Generator
- پیادهسازی مدولاسیون OFDM بر روی FPGA
- طراحی Zynq FPGA با Matlab/Simulink (System Generator)
- طراحی فیلتر LMS با HDL Coder از Matlab
پیش نیازها:
- ایدههای اولیه از Matlab و Simulink
- مبانی طراحی FPGA
- ایده طراحی FPGA با Xilinx ISE و VIVADO
- ایدهای از زبان توصیف سختافزار
این دوره به شما خواهد آموخت که "چگونه پروژههای پردازش سیگنال مبتنی بر FPGA را در MATLAB/Simulink طراحی کنید".
این دوره به طراحی پروژههای پردازش سیگنال مبتنی بر FPGA با MATLAB/Simulink و ابزار طراحی FPGA (Xilinx VIVADO/ISE) میپردازد. ما از Xilinx System Generator (رابط بین MATLAB/Simulink و VIVADO/ISE) و HDL Coder استفاده خواهیم کرد. با استفاده از این دو ابزار، میتوانیم پروژههای خود را بر اساس جریان طراحی سنتی MATLAB/Simulink طراحی کنیم؛ با استفاده از بلوکها و یکپارچهسازی بلوکها در Simulink یا استفاده از کدهای MATLAB و در نهایت تبدیل این دو نوع طراحی به HDL یا Bitstream تا بتوانیم FPGA را از MATLAB/Simulink یا VIVADO/ISE برنامهریزی کنیم.
ما جلساتی در مورد طراحی فیلترهای FIR، IIR، LMS و پیادهسازی الگوریتم مدولاسیون OFDM بر روی FPGA داریم.
MATLAB و Simulink بهترین ابزارها برای پروژههای پردازش سیگنال هستند، در حالی که FPGA بهترین پلتفرم سختافزاری برای این نوع پروژههای پردازش سیگنال است، زیرا از انعطافپذیری و قابلیتهای پردازشی بالایی برخوردار است.
Section_1 Installation of Matlab/Simulink and VIVADO/ISE-بخش 1: نصب متلب/سیمولینک و ویوادو/آیاسای Section_1 Installation of Matlab/Simulink and VIVADO/ISE
-
Installation of Matlab/Simulink and VIVADO/ISE-نصب متلب/سیمولینک و ویوادو/آیاسای Installation of Matlab/Simulink and VIVADO/ISE
-
Section 1 Lab 1 Basic Design with Simulink Environment-بخش 1: آزمایشگاه 1، طراحی پایه با محیط سیمولینک Section 1 Lab 1 Basic Design with Simulink Environment
Section_2 Introduction to HDL Coder and System Generator-بخش 2: معرفی اچدیال کُدر و سیستم ژنراتور Section_2 Introduction to HDL Coder and System Generator
-
Introduction to HDL Coder and System Generator Part I-معرفی اچدیال کُدر و سیستم ژنراتور، بخش اول Introduction to HDL Coder and System Generator Part I
-
Introduction to HDL Coder and System Generator Part II-معرفی اچدیال کُدر و سیستم ژنراتور، بخش دوم Introduction to HDL Coder and System Generator Part II
Section_3 Project with System Generator-بخش 3: پروژه با سیستم ژنراتور Section_3 Project with System Generator
-
Section_3 Basic Project with System Generator Overview-بخش 3: مروری بر پروژه پایه با سیستم ژنراتور Section_3 Basic Project with System Generator Overview
-
Section 3 Lab 30 Basic Project with System Generator-بخش 3: آزمایشگاه 30، پروژه پایه با سیستم ژنراتور Section 3 Lab 30 Basic Project with System Generator
-
Lab 31 Basic FFT Design with System Generator-آزمایشگاه 31: طراحی پایه افافتی (FFT) با سیستم ژنراتور Lab 31 Basic FFT Design with System Generator
-
Lab 32 Creating Custom JTAG Configuration-آزمایشگاه 32: ایجاد پیکربندی سفارشی جیتیایجی (JTAG) Lab 32 Creating Custom JTAG Configuration
-
(Optional) Section_3 Lab 32 Demo: JTAG Implementation on Spartan 3E from Sys Gen- (اختیاری) بخش 3: نمایش آزمایشگاه 32: پیادهسازی جیتیایجی (JTAG) روی اسپارتان 3ئی (Spartan 3E) از سیستم ژن (Sys Gen) (Optional) Section_3 Lab 32 Demo: JTAG Implementation on Spartan 3E from Sys Gen
Section_4 Advance Design with HDL Coder-بخش 4: طراحی پیشرفته با اچدیال کُدر Section_4 Advance Design with HDL Coder
-
Section 4 Advance Design with HDL Coder Overview-بخش 4: مروری بر طراحی پیشرفته با اچدیال کُدر Section 4 Advance Design with HDL Coder Overview
-
LMS Filter Design_Advance Design with HDL Coder-طراحی فیلتر الاماس (LMS) – طراحی پیشرفته با اچدیال کُدر LMS Filter Design_Advance Design with HDL Coder
Section_5 Advanced Design with System Generator-بخش 5: طراحی پیشرفته با سیستم ژنراتور Section_5 Advanced Design with System Generator
-
Lab 51 FIR Filter Design-آزمایشگاه 51: طراحی فیلتر فایر (FIR) Lab 51 FIR Filter Design
-
OFDM Transceiver Design and Simulation Part I Transmitter Section-طراحی و شبیهسازی ترانسسیور اوافدیام (OFDM)، بخش اول، بخش فرستنده OFDM Transceiver Design and Simulation Part I Transmitter Section
-
OFDM Transceiver Design and Simulation Part II Receiver Section & Simulation-طراحی و شبیهسازی ترانسسیور اوافدیام (OFDM)، بخش دوم، بخش گیرنده و شبیهسازی OFDM Transceiver Design and Simulation Part II Receiver Section & Simulation
Section_6 Zynq Development with System Generator & VIVADO-بخش 6: توسعه زینک (Zynq) با سیستم ژنراتور و ویوادو Section_6 Zynq Development with System Generator & VIVADO
-
ZedBoard XADC+ Pmod Interfacing and Implementation on System Generator-رابط زِدبُرد (ZedBoard) ایکسایدیسی (XADC) و پیمود (Pmod) و پیادهسازی روی سیستم ژنراتور ZedBoard XADC+ Pmod Interfacing and Implementation on System Generator
Bonus Lecture + Vitis Model Composer(VMC)-درس اضافی (بونس) + ویتیس مدل کامپوزر (VMC) Bonus Lecture + Vitis Model Composer(VMC)
-
Vitis Model Composer for 2021 or later Vitis-ویتیس مدل کامپوزر برای ویتیس 2021 یا نسخههای بعدی Vitis Model Composer for 2021 or later Vitis
-
Bonus Lecture-درس اضافی (بونس) Bonus Lecture
https://donyad.com/d/7b0982
Digitronix Nepal
شرکت طراحی FPGA
نمایش نظرات