آموزش مقدمه ای بر VHDL برای طراحی FPGA و ASIC

سرفصل ها و درس ها

مقدمه ای بر VHDL، نگاه اول Introduction to VHDL , a first look

• چرا VHDL Why VHDL

• اولین طراحی VHDL First VHDL design

• اولین طراحی VHDL First VHDL design

• خرید شبیه ساز VHDL Acquiring a VHDL simulator

• Altera Modelsim را دانلود و نصب کنید Download and install Altera Modelsim

• Altera Modelsim را دانلود و نصب کنید Download and install Altera Modelsim

• Xilinx Vivado Simulator را دانلود و نصب کنید Download and install Xilinx Vivado Simulator

• نمایش شبیه ساز Vivado Vivado Simulator Demonstration

• نمایش شبیه ساز Vivado Vivado Simulator Demonstration

• نمایش مدلسیم (Altera Quartus). Modelsim (Altera Quartus) Demonstration

• شبیه ساز GHDL را بدست آورید و اجرا کنید Acquire and Run GHDL Simulator

• با EDA Playground شبیه سازی کنید Simulate with EDA Playground

• با EDA Playground شبیه سازی کنید Simulate with EDA Playground

• VHDL پایه Basic VHDL

• VHDL پایه Basic VHDL

• آزمایشگاه 1 اولین طراحی VHDL Lab 1 First VHDL Design

• آزمایشگاه 1 اولین طراحی VHDL Lab 1 First VHDL Design

• راه حل جایگزین آزمایشگاه 1 با استفاده از Vivado Alternate Lab 1 Solution using Vivado

مقدمه ای بر VHDL، نگاه اول Introduction to VHDL , a first look

• چرا VHDL Why VHDL

• خرید شبیه ساز VHDL Acquiring a VHDL simulator

• Xilinx Vivado Simulator را دانلود و نصب کنید Download and install Xilinx Vivado Simulator

• نمایش مدلسیم (Altera Quartus). Modelsim (Altera Quartus) Demonstration

• شبیه ساز GHDL را بدست آورید و اجرا کنید Acquire and Run GHDL Simulator

• راه حل جایگزین آزمایشگاه 1 با استفاده از Vivado Alternate Lab 1 Solution using Vivado

VHDL همزمان و متوالی Concurrent and Sequential VHDL

• فرآیند VHDL The VHDL Process

• اظهارات همزمان و متوالی Concurrent and Sequential Statements

• سلسله مراتب VHDL VHDL Hierarchy

• نسخه آزمایشی Testbench با Vivado Testbench Demo with Vivado

• نسخه آزمایشی Testbench با Modesim Testbench Demo with Modesim

• نسخه آزمایشی Testbench با Modesim Testbench Demo with Modesim

• آزمون VHDL همزمان و متوالی Concurrent and Sequential VHDL Quiz

• آزمایشگاه 2 - منطق را به طراحی ترموستات اضافه کنید، یک میز تست ایجاد کنید. Lab 2 - Add Logic to the thermostat design, create a testbench.

VHDL همزمان و متوالی Concurrent and Sequential VHDL

• فرآیند VHDL The VHDL Process

• اظهارات همزمان و متوالی Concurrent and Sequential Statements

• سلسله مراتب VHDL VHDL Hierarchy

• نسخه آزمایشی Testbench با Vivado Testbench Demo with Vivado

• آزمون VHDL همزمان و متوالی Concurrent and Sequential VHDL Quiz

• آزمایشگاه 2 - منطق را به طراحی ترموستات اضافه کنید، یک میز تست ایجاد کنید. Lab 2 - Add Logic to the thermostat design, create a testbench.

RTL RTL

• آشنایی با فلیپ فلاپ Understanding the Flip-Flop

• آشنایی با فلیپ فلاپ Understanding the Flip-Flop

• روش طراحی همزمان Synchronous Design Methodolgy

• روش طراحی همزمان Synchronous Design Methodolgy

• سبک های RTL RTL Styles

• سبک های RTL RTL Styles

• RTL RTL

• RTL RTL

• آزمایشگاه 3 - افزودن فلیپ فلاپ به طراحی ترموستات Lab 3 - Adding Flip Flops to the Thermostat design

• آزمایشگاه 3 - افزودن فلیپ فلاپ به طراحی ترموستات Lab 3 - Adding Flip Flops to the Thermostat design

RTL RTL

انواع VHDL VHDL Types

• منطق چند ارزشی (std_logic) Multivalue logic (std_logic)

• آرایه های منطقی و متغیرها Logic Arrays and Variables

• آرایه های منطقی و متغیرها Logic Arrays and Variables

• ماشین های دولتی State Machines

• انواع VHDL VHDL Types

• انواع VHDL VHDL Types

• آزمایشگاه 4 - ایجاد یک ماشین حالت Lab 4 - Creating a state machine

انواع VHDL VHDL Types

• منطق چند ارزشی (std_logic) Multivalue logic (std_logic)

• ماشین های دولتی State Machines

• آزمایشگاه 4 - ایجاد یک ماشین حالت Lab 4 - Creating a state machine

اپراتورهای VHDL VHDL Operators

• عملگرهای منطقی و رابطه ای VHDL VHDL logical and relational operators

• عملگرهای منطقی و رابطه ای VHDL VHDL logical and relational operators

• اپراتورهای ریاضی Math Operators

• اپراتورهای ریاضی Math Operators

• توابع، رویه ها و بسته ها Functions, Procedures, and Packages

• اپراتورهای VHDL VHDL Operators

• آزمایشگاه 5 - اضافه کردن شمارنده به دستگاه حالت Lab 5 - Add counter to state machine

• آزمایشگاه 5 - اضافه کردن شمارنده به دستگاه حالت Lab 5 - Add counter to state machine

اپراتورهای VHDL VHDL Operators

• توابع، رویه ها و بسته ها Functions, Procedures, and Packages

• اپراتورهای VHDL VHDL Operators

تایید Verification

• تایید Verification

• میزهای تست خود بررسی Self Checking Testbenches

• تایید Verification

• تایید Verification

• آزمایشگاه 6 - میز تست خود بررسی Lab 6 - Self Checking Test Bench

تایید Verification

• میزهای تست خود بررسی Self Checking Testbenches

• تایید Verification

• آزمایشگاه 6 - میز تست خود بررسی Lab 6 - Self Checking Test Bench