آموزش VSD - مشخصات و مدل‌سازی کتابخانه (بخش اول) - آخرین آپدیت

دانلود VSD - Library characterization and modelling - Part 1

نکته: ممکن هست محتوای این صفحه بروز نباشد ولی دانلود دوره آخرین آپدیت می باشد.
نمونه ویدیوها:
توضیحات دوره: VLSI - قلب تپنده STA، PNR، CTS و Crosstalk درک سینتکس و معناشناسی کتابخانه‌های زمان‌بندی (Timing)، نویز و توان توسعه مدل‌ها برای گیت‌های منطقی و ماکروها استفاده از مدل‌های تولید شده برای انجام تحلیل زمان‌بندی استاتیک (STA) پیشنیازها: تسلط کامل بر طراحی مدار و شبیه‌سازی‌های SPICE تسلط کامل بر طراحی Layout سفارشی آشنایی با طراحی فیزیکی (Physical Design)، تحلیل زمان‌بندی استاتیک (STA)، نویز و Crosstalk و سنتز درخت ساعت (CTS) مزیت محسوب می‌شود. می‌توانید به دوره‌های موجود من یا هر منبع خارجی دیگر مراجعه کنید، اما داشتن دانش در موارد فوق ضروری است.

اگر مهندس STA، PNR، CTS یا به‌طور کلی طراح فیزیکی یا مهندس سنتز هستید، قطعاً با واژه «کتابخانه» (Library) برخورد کرده‌اید. این دوره با جزئیات کامل توضیح می‌دهد که این مفهوم دقیقاً به چه معناست. 

می‌توانید کتابخانه را روح و قلب صنایع نیمه‌هادی بدانید. بدون آن‌ها، حتی یک تراشه هم تولید نمی‌شود. بدون دانش در مورد کتابخانه‌ها، تمام دوره‌های دیگر ناقص خواهند بود. 

شما در صفحه درست هستید. این دوره یک دید جامع از تکنیک‌های استخراج مشخصات (Characterization) و مدل‌سازی پیشرفته مدارها برای نودهای مدرن و پیشرفته ارائه می‌دهد. 

نه تنها این، بلکه خواهید دید که در پشت طراحی یک اینورتر ساده تک‌ورودی چه می‌گذرد. گیت‌هایی مانند اینورتر، بافر، AND و OR همگی «سلول» نامیده می‌شوند و شما از نحوه نمایش آن‌ها در طراحی واقعی IC شگفت‌زده خواهید شد.

این دوره با همکاری شرکت پیشرو در زمینه Characterization به نام Paripathطراحی شده است که نرم‌افزار پیشرفته GUNAرا توسعه داده است.

من از تمام تیم Paripath برای کمک در طراحی آزمایش‌های این دوره سپاسگزاری می‌کنم. انگیزه این دوره، پر کردن شکاف‌های موجود در زمینه Characterization و مدل‌سازی است.

علام تجاری:

Libertyعلامت تجاری ثبت شده Synopsys Inc است.

Verilogعلامت تجاری ثبت شده Cadence Design Systems, Inc است.

SDF and SPEF علائم تجاری Open Verilog International هستند.

همین حالا شروع کنید و سفری فراموش‌نشدنی را در زندگی حرفه‌ای خود تجربه کنید...

لذت ببرید و بیاموزید!!


سرفصل ها و درس ها

مقدمه Introduction

  • مقدمه و سپاسگزاری Introduction and Acknowledgements

  • ضرورت استخراج مشخصات (Characterization) Need for characterization

جریان‌های طراحی و استخراج مشخصات سلول Cell design and characterization flows

  • ورودی‌های جریان طراحی سلول Inputs for cell design flow

  • مرحله طراحی مدار Circuit design step

  • مرحله طراحی Layout Layout design step

  • جریان متداول استخراج مشخصات Typical characterization flow

پارامترهای عمومی استخراج مشخصات زمان‌بندی General Timing characterization parameters

  • تعاریف آستانه زمان‌بندی Timing threshold definitions

  • تاخیر انتشار و زمان انتقال Propagation delay and transition time

  • مدل جریان خروجی و جدول CCS Output current model and CCS table

  • شکل موج ولتاژ خروجی و مقدمه‌ای بر بافر سه حالته (Tristate) Output voltage waveform and introduction to tristate buffer

  • انتقال‌های مختلف برای بافر سه حالته Different transitions for tristate buffer

پارامترهای استخراج مشخصات زمان‌بندی برای رجیسترها Timing characterization parameters for registers

  • اتصالات نت‌لیست برای لچ و فلیپ‌فلاپ Netlist connectivity for latch and flipflop

  • زمان Setup کتابخانه به عنوان تابعی از زمان انتقال داده و کلاک Library setup time as a function of data and clock transition time

  • رجیستر TSPC برای ارزیابی زمان Hold True single phase clocked (TSPC) register for hold time evaluation

  • زمان Setup کتابخانه برای رجیستر TSPC Library setup time for TSPC register

  • ارزیابی زمان Hold، Recovery و Removal Hold time, recovery & removal time evaluation

مدل‌سازی و استخراج مشخصات نویز Noise characterization and modelling

  • مقدمه‌ای بر نویز، گلیچ Crosstalk و تاخیر دلتا Introduction to noise - Crosstalk glitch and delta delay

  • مقدمه‌ای بر اجزای متصل به کانال (CCC) Introduction to channel connected components (CCC)

  • مدل‌های ccsn_first_stage، ccsn_last_stage و dc_current بر پایه VIVO ccsn_first_stage, ccsn_last_stage and VIVO model based dc_current

  • ضرورت ویژگی dc_current Need of dc_current attribute

  • منحنی مصونیت نویز، propagated_noise_high و propagated_noise_low Noise immunity curve, propagated_noise_high and propagated_noise_low

  • ویژگی stage_type و نیاز به سلول‌های tie_hi stage_type attribute and need for tie_hi cells

  • خازن میلر، مدل نویز CCS مبتنی بر Arc و کتابخانه کامل نویز Miller cap, arc based ccs noise model and full noise library

مدل‌سازی و استخراج مشخصات توان Power characterization and modelling

  • توان استاتیک: جریان زیر آستانه و جریان نشتی پیوند Static power - Subthreshold current and junction leakage current

  • توان استاتیک: جریان تونل‌زنی Static power - Tunnelling current

  • توان نشتی داخلی: گروه‌های leakage_current و leakage_power Internal leakage power - leakage_current and leakage_power groups

  • توان نشتی داخلی: cell_leakage_power و جریان تونل‌زنی gate_leakage Internal leakage power - cell_leakage_power & Tunneling curent - gate_leakage

  • توان دینامیک: جریان سوئیچینگ Dynamic power - Switching current

  • توان دینامیک: جریان اتصال کوتاه Dynamic power - Short-circuit current

  • مدل‌سازی توان سوئیچینگ و توان اتصال کوتاه Switching power and short-circuit power modelling

  • مفهوم و مدل‌سازی توان پنهان (Hidden Power) Hidden power concept and modelling

مدل‌سازی زمان‌بندی Timing modelling

  • گروه‌ها و ویژگی‌ها Groups and attributes

  • گروه کتابخانه و ویژگی‌های آن Library group and its attributes

  • گروه‌های سلولی و گروه‌های پین توابع ترکیبی Cell groups and combinational function pin groups

  • مدل‌سازی فلیپ‌فلاپ با استفاده از گروه 'ff' Flip-flop modelling using 'ff' group

  • مدل‌سازی لچ با استفاده از گروه 'latch' Latch modelling using 'latch' group

  • مقدمه‌ای بر 'statetable' و توصیف لچ با استفاده از گروه 'statetable' Introduction to 'statetable' and latch description using 'statetable' group

  • مدل‌سازی فلیپ‌فلاپ با گروه 'statetable' و مقدمه‌ای بر 'driver model' Flip-flop modelling using 'statetable' group and introduction to 'driver model'

نتیجه‌گیری Conclusion

  • مدل درایور، مدل رسیور و نتیجه‌گیری Driver model, receiver model and conclusion

نمایش نظرات

آموزش VSD - مشخصات و مدل‌سازی کتابخانه (بخش اول)
جزییات دوره
5 hours
39
(آخرین آپدیت)
2,067
4.3 از 5
ندارد
دارد
دارد
Kunal Ghosh
جهت دریافت آخرین اخبار و آپدیت ها در کانال تلگرام عضو شوید.

Google Chrome Browser

Internet Download Manager

Pot Player

Winrar

Kunal Ghosh Kunal Ghosh

متخصص دیجیتال و ورود به سیستم در VLSI System Design (VSD) Kunal Ghosh مدیر و بنیانگذار VLSI System Design (VSD) Corp. Pvt است. پیش از راه اندازی VSD در سال 2017 ، کونال چندین سمت مدیریت فنی در واحد تجاری تراشه تست کوالکام داشت. وی در سال 2010 به کوالکام پیوست. وی طراحی فیزیکی و توسعه جریان STA تراشه های 28 نانومتری ، 16 نانومتری را هدایت کرد. در سال 2013 ، وی به عنوان مهندس برنامه فروش عمده ابزار Tempus STA به کادنس پیوست. کونال دارای مدرک کارشناسی ارشد مهندسی برق از انستیتوی فناوری هند (IIT) ، بمبئی ، هند و متخصص در زمینه طراحی VLSI و فناوری نانو است. دست در دست فناوری @ 1) MSM (تراشه های حالت ایستگاه موبایل) - تراشه های MSM برای مدولاسیون / تغییر شکل CDMA استفاده می شوند. این شامل DSP و ریز پردازنده ها برای اجرای برنامه هایی مانند مرور وب ، کنفرانس ویدیویی ، خدمات چندرسانه ای و غیره است. 2) تراشه های تست حافظه - تراشه های تست حافظه برای تأیید عملکرد حافظه سفارشی / کامپایلر 28 نانومتری و همچنین مشخص کردن زمان ، قدرت و بازده آنها استفاده می شود. 3) تراشه های تست DDR-PHY - تراشه های تست DDR-PHY اساساً برای انتقال داده با سرعت بالا آزمایش می شوند