VSD - وبینار طراحی فیزیکی با استفاده از ابزار EDA 'Proton'
VSD - Physical Design Webinar using EDA tool 'Proton'
در هر زمینه ای باشد - تغییر اجتناب ناپذیر است. بیایید روشی را که برای طراحی فیزیکی استفاده می کردیم تغییر دهیم. این بار، بدون نیاز به نصب ابزار بر روی لپ تاپ، بدون نیاز به مجوز، بدون هزینه های پنهان، فقط شناسه ورود به جیمیل خود را دارید و شما آماده طراحی اولین تراشه خود به صورت آنلاین هستید. باورش سخته؟
من به شما به اولین وبینار "طراحی فیزیکی" که در 20 ژانویه 2018 در ساعت 9 صبح IST برگزار شد، خوش آمد می گویم. این وبینار 3 ساعته پر از اکشن است که من میزبان هستم و کمتر از 3 نفر از صنعت
راجیو سریواستاوا -
راجیف مشاور فنی وب تراشه است و همچنین یکی از آنها بود توسعه دهندگان Proton در Silverline Inc. در حال حاضر او یک پدر است مهندس اصلی طراحی فیزیکی در NXP. زمانی که در Silverline بود، او یک کاربر متخصص پروتون و با مشتریان برای استفاده از پروتون کار کرده است با موفقیت در بسیاری از پروژه های طراحی تراشه. او کمک خواهد کرد وبینار امروز و نحوه اجرای ابزارها و همچنین پاسخ دادن به پروتون را نشان می دهد سوالات مرتبط
آدیتیا پراتاپ -
Aditya توسعه دهنده اصلی و معمار اصلی Webchip است. او بود همچنین یکی از توسعه دهندگان اصلی پروتون ابزار متن باز EDA است که ما امروز در وبینار ما عمل خواهد کرد.
سانجیو گوپتا -
Sanjeev یک متخصص طراحی سیستم VLSI و همچنین رئیس عملیات در وب چیپ است.
در نهایت یک کلمه - "LIVE" - قرار دادن پین، تأیید و مسیریابی در وب همه با هزینه مجوز صفر با استفاده از ابزار EDA درجه صنعتی. یعنی نوآوری این چیزی است که قبلا هرگز اتفاق نیفتاده است.
از بهترین ها بیاموزید و انتظار تغییر در تفکر حرفه ای خود را داشته باشید.
من همه شما را در وبینار و یادگیری شاد خواهم دید
مقدمه Introduction
-
مقدمه Introduction
ویژگی ها و قابلیت های "پروتون". 'Proton' features and capabilities
-
مقدمه ای بر webchip.in Introduction to webchip.in
-
ابزار EDA 'Proton' LIVE را در وب راه اندازی کنید Launch EDA tool 'Proton' LIVE on web
RTL تأیید عملکرد را طراحی کرده و سلول های فیزیکی را مشاهده کنید RTL Design functionality verification and view physical cells
-
شرح عملکرد چند برابر کننده Multiplier functionality description
-
تأیید عملکرد با استفاده از iverilog در پروتون Functionality verification using iverilog on 'Proton'
-
سلول های فیزیکی را وارد کنید و LEF را مشاهده کنید Import physical cells and view LEF
-
پرسش و پاسخ زنده با شرکت کنندگان در مورد LEF LIVE Q&A with participants regarding LEF
مراحل سنتز RTL و پرسش و پاسخ RTL Synthesis steps and Q&A
-
سنتز با استفاده از "qflow yosys" Synthesis using 'qflow yosys'
-
QnA زنده با شرکت کنندگان در مورد الگوریتم سنتز LIVE QnA with participants regarding synthesis algorithm
-
تجزیه و تحلیل زمان بندی قبل از طرح و QnA زنده Pre-layout timing analysis and LIVE QnA
برنامه ریزی زمین و استراتژی های برنامه ریزی قدرت Floorplanning and power planning strategies
-
مفهوم برنامه ریزی و نمایش Floorplanning concept and demonstration
-
بحث جزئیات در مورد موقعیت ریل برق و gnd Detail discussion on power and gnd rails location
-
QnA زنده با شرکت کنندگان در مورد برنامه ریزی قدرت LIVE QnA with participants regarding power planning
مراحل قرار دادن و مسیریابی با استفاده از پروتون Placement and Routing steps using 'Proton'
-
مفهوم قرار دادن پین سلولی و خودکار و نسخه نمایشی با استفاده از گرگ خاکستری Cell and automated pin placement concept and demo using graywolf
-
QnA زنده با شرکت کنندگان در مورد قرار دادن سلول و پین LIVE QnA with participants regarding cell and pin placement
-
تجزیه و تحلیل مکان و سنتز درخت ساعت و خطوط پرواز آزمایشی Analyze placement and clock tree synthesis & demo flylines
-
QnA بیشتر در خطوط پرواز و مرحله مسیریابی آزمایشی More LIVE QnA on flylines and demo routing step
-
دستورات تجزیه و تحلیل و گزارش آمار مسیریابی Commands to analyze and report routing statistics
طرح بندی پست STA و کار آینده Post layout STA and future work
-
مراحل تجزیه و تحلیل زمان بندی طرح بندی و بحث در مورد فعال سازی ویژگی جدید را ارسال کنید Post layout timing analysis steps and discussion on new feature enablement
-
بحث QnA زنده با شرکت کنندگان در مورد زمان بندی ECO LIVE QnA discussion with participants regarding timing ECO
-
جزئیات تکلیف و اطلاعیه وبینارهای آتی Assignment details and upcoming webinars announcement
-
برنامه ریزی برای پیشرفت بیشتر و پیشرفت آزمایشی ابزار آینده Plan going further and future tentative tool enhancements
نتیجه گیری Conclusion
-
نتیجه گیری Conclusion
https://donyad.com/d/1e524d
Kunal Ghosh
متخصص دیجیتال و ورود به سیستم در VLSI System Design (VSD) Kunal Ghosh مدیر و بنیانگذار VLSI System Design (VSD) Corp. Pvt است. پیش از راه اندازی VSD در سال 2017 ، کونال چندین سمت مدیریت فنی در واحد تجاری تراشه تست کوالکام داشت. وی در سال 2010 به کوالکام پیوست. وی طراحی فیزیکی و توسعه جریان STA تراشه های 28 نانومتری ، 16 نانومتری را هدایت کرد. در سال 2013 ، وی به عنوان مهندس برنامه فروش عمده ابزار Tempus STA به کادنس پیوست. کونال دارای مدرک کارشناسی ارشد مهندسی برق از انستیتوی فناوری هند (IIT) ، بمبئی ، هند و متخصص در زمینه طراحی VLSI و فناوری نانو است. دست در دست فناوری @ 1) MSM (تراشه های حالت ایستگاه موبایل) - تراشه های MSM برای مدولاسیون / تغییر شکل CDMA استفاده می شوند. این شامل DSP و ریز پردازنده ها برای اجرای برنامه هایی مانند مرور وب ، کنفرانس ویدیویی ، خدمات چندرسانه ای و غیره است. 2) تراشه های تست حافظه - تراشه های تست حافظه برای تأیید عملکرد حافظه سفارشی / کامپایلر 28 نانومتری و همچنین مشخص کردن زمان ، قدرت و بازده آنها استفاده می شود. 3) تراشه های تست DDR-PHY - تراشه های تست DDR-PHY اساساً برای انتقال داده با سرعت بالا آزمایش می شوند
Rajeev Srivastava
مهندس نیمه هادی و اتوماسیون
نمایش نظرات