آموزش مقدمه ای بر VHDL

سرفصل ها و درس ها

معرفی Introduction

معرفی Introduction

• به دوره خوش آمدید Welcome to the Course

• زمینه Background

• مثال استفاده از VHDL 1 - شبیه سازی مدار VHDL Usage Example 1 - Circuit Simulation

اشیاء Objects

اشیاء Objects

• اشیاء Objects

• سیگنال ها Signals

• مثال سیگنال Signal Example

• متغیرها Variables

• مثال متغیر VHDL VHDL Variable Example

• ثابت ها Constants

• فایل ها Files

انواع داده ها Data Types

انواع داده ها Data Types

• استاندارد منطق 1164 Standard Logic 1164

• بسته IO متن منطقی استاندارد Standard Logic Text IO Package

• محاسبات منطقی استاندارد Standard Logic Arithmetic

• بیت عددی Numeric Bit

حلقه ها و بیانیه ها Loops and Statements

حلقه ها و بیانیه ها Loops and Statements

• بیانیه IF IF Statement

• بیانیه مورد CASE Statement

• بیانیه حلقه LOOP Statement

• بیانیه بعدی NEXT Statement

• بیانیه خروج EXIT Statement

ساختار طراحی Design Structure

ساختار طراحی Design Structure

• موجودیت مثال 1 - مدار منطقی دیجیتال Entity Example 1 - Digital Logic Circuit

• موجودیت مثال 2 - Multiplexer Entity Example 2 - Multiplexer

• معماری مثال 1 - مدار منطق دیجیتال Architecture Example 1 - Digital Logic Circuit

• معماری مثال 2 - Multiplexer Architecture Example 2 - Multiplexer

سبک طراحی جریان داده Data Flow Design Style

سبک طراحی جریان داده Data Flow Design Style

• پیاده سازی Logic Gate VHDL Logic Gate VHDL Implementations

• طراحی و گیت VHDL AND Gate VHDL Design

• OR Gate VHDL Design OR Gate VHDL Design

• طراحی جریان داده نیمه جمع کننده Half Adder Data Flow Design

• طراحی جریان داده کامل جمع کننده Full Adder Dataflow Design

سبک طراحی رفتاری Behavioral Design Style

سبک طراحی رفتاری Behavioral Design Style

• طراحی رفتاری جمع کننده کامل Full Adder Behavioral Design

• D طراحی رفتاری فلیپ فلاپ D Flip-Flop Behavioral Design

• طراحی رفتاری مقایسه کننده Comparator Behavioral Design

سبک طراحی سازه Structural Design Style

سبک طراحی سازه Structural Design Style

• طراحی سازه جمع کننده کامل Full Adder Structural Design

• تنظیم-بازنشانی طراحی ساختاری چفت Set-Reset Latch Structural Design

• طراحی سازه مالتی پلکسر 2:1 2:1 Multiplexer Structural Design

طرح های نیمکت تست Test Bench Designs

طرح های نیمکت تست Test Bench Designs

• طراحی نیمکت تست کامل جمع کننده Full Adder Test Bench Design

• D طراحی نیمکت تست فلیپ فلاپ D Flip-Flop Test Bench Design

شبیه سازی ها Simulations

شبیه سازی ها Simulations

• شبیه سازی AND Gate ModelSim AND Gate ModelSim Simulation

• AND Gate Vivado Simulation AND Gate Vivado Simulation

• شبیه سازی OR Gate ModelSim OR Gate ModelSim Simulation

• OR Gate Vivado Simulation OR Gate Vivado Simulation

• شبیه سازی D-Flip Flop ModelSim D-Flip Flop ModelSim Simulation

• D Flip-Flop Vivado Simulation D Flip-Flop Vivado Simulation

• شبیه سازی Full Adder ModelSim Full Adder ModelSim Simulation

• شبیه سازی کامل جمع کننده Vivado Full Adder Vivado Simulation

پروژه جریان توسعه FPGA با استفاده از VHDL FPGA Development Flow Project Using VHDL

پروژه جریان توسعه FPGA با استفاده از VHDL FPGA Development Flow Project Using VHDL

• طراحی VHDL رمزگذار اولویت Priority Encoder VHDL Design

• طراحی میز تست رمزگذار اولویت Priority Encoder Test Bench Design

• رمزگذار اولویتی شبیه سازی Vivado Priority Encoder Vivado Simulation

• تکالیف IO رمزگذار اولویت Priority Encoder IO Assignments

• سنتز و پیاده سازی رمزگذار اولویت Priority Encoder Synthesis and Implementation

• رمزگذار اولویتی تولید بیت استریم Priority Encoder Generating Bitstream

• FPGA خود را برنامه ریزی و پیکربندی کنید Program and Configure Your FPGA

• طراحی تست بر روی FPGA Test Design on the FPGA

نتیجه Conclusion

نتیجه Conclusion

• پیوست A: خواندن VHDL BNF Appendix A: Reading VHDL BNF

• نتیجه Conclusion