شروع کار با Vivado و SDK برای طراحی FPGA های Xilinx

این راهنما به شما کمک می‌کند تا با ابزارهای طراحی Vivado شرکت Xilinx برای اولین بار آشنا شوید و تجربه طراحی FPGA را کسب کنید.

مفاهیم کلیدی در طراحی FPGA با Vivado

Xilinx Vivado می‌تواند برای طراحان منطقی که برای اولین بار برای دستگاه‌های مدرن Xilinx طراحی می‌کنند، کمی گیج‌کننده باشد. این دوره آموزشی جریان‌های طراحی مختلف را پوشش می‌دهد، از جمله:

• جریان HDL Only: تمرکز بر کدنویسی با VHDL یا Verilog.
• جریان Block Design: استفاده از بلوک‌های آماده و IP Core ها.
• جریان ترکیبی (Hybrid): ادغام کد HDL با طراحی بلوکی.

شبیه‌سازی، اشکال‌زدایی و تست در Vivado

هر جریان طراحی شامل گزینه‌های شبیه‌سازی برای تست دقیق مدار منطقی شماست. همچنین نحوه اضافه کردن Integrated Logic Analyzer (ILA) برای اشکال‌زدایی در زمان اجرا را توضیح می‌دهیم.

آشنایی با Vitis SDK و ارتباط با پردازنده

ما به معرفی Vitis SDK می‌پردازیم تا طراحان منطقی بتوانند برنامه‌های آزمایشی ساده را برای برد FPGA خود ایجاد کنند. همچنین با باس AXI4-Lite که رایج‌ترین رابط بین پردازنده و منطق طراحی شده است، آشنا خواهید شد.

پیش‌نیازها

برای استفاده از این دوره آموزشی، داشتن دانش کاری از زبان‌های VHDL یا Verilog ضروری است.

کلمات کلیدی برای سئو (SEO):

Vivado, SDK, Xilinx, FPGA, طراحی FPGA, VHDL, Verilog, شبیه‌سازی FPGA, اشکال‌زدایی FPGA, Integrated Logic Analyzer, ILA, Vitis SDK, AXI4-Lite, طراحی منطقی