لطفا جهت اطلاع از آخرین دوره ها و اخبار سایت در
کانال تلگرام
عضو شوید.
آموزش ساختن OVM و UVM Testbenches را از ابتدا یاد بگیرید
Learn to build OVM & UVM Testbenches from scratch
نکته:
آخرین آپدیت رو دریافت میکنید حتی اگر این محتوا بروز نباشد.
نمونه ویدیوها:
توضیحات دوره:
آموزش و شروع ساختن تست تایید در متدولوژی های تایید مبتنی بر SystemVerilog - OVM و UVM درک مفاهیم پشت متدولوژی های تایید OVM و UVM شروع به کدنویسی و ساختن تست با استفاده از روش تایید UVM یا OVM. مفاهیم انگیزه یادگیری و بحث در مورد سوالات در انجمن
صنعت تأیید متدولوژی UVM مبتنی بر SystemVerilog را با سرعتی سریع برای اکثر طرحهای ASIC/SOC فعلی اتخاذ میکند و به عنوان یک مهارت کلیدی برای هر شغلی در کارهای طراحی/تأیید VLSI جلویی در نظر گرفته میشود.
این دوره
را آموزش می دهد
مفاهیم اساسی دو روش (مشابه) - OVM و UVM -
کدنویسی و ساختن میزهای آزمایشی واقعی بر اساس UVM از پایه.
مثالهای فراوان همراه با تکالیف (همه نمونهها از UVM استفاده میکنند)
آزمونها و تالارهای گفتگو
در حال انجام وظیفه برای ایجاد یک محیط تأیید کامل UVM برای محبوب ترین پروتکل SOC Bus - APB Bus
سرفصل ها و درس ها
معرفی و خوش آمد گویی
Introduction and Welcome
مقدمه دوره
Introduction to Course
نیاز به روش های تأیید
Need for Verification Methodologies
معماری میز تست لایه ای - مفاهیم و اهمیت
Layered Testbench Architecture - Concepts and Importance
دانلود منبع دروس و دستورالعمل تکلیف
Download Course Resource And Assignment Instructions
مبانی OVM/UVM - مدل سازی سطح تراکنش
Fundamentals of OVM/UVM - Transaction Level Modelling
مقدمه ای بر مفاهیم OVM، UVM
Introduction to OVM, UVM Concepts
مبانی مدل سازی سطح تراکنش
Transaction Level Modelling Basics
رابط های TLM - پورت ها و صادرات، FIFO
TLM Interfaces - Ports and Exports, FIFOs
رابط های TLM - پورت های تجزیه و تحلیل و FIFO
TLM Interfaces - Analysis Ports and FIFOs
اصول خود را در مدل سازی سطح تراکنش آزمایش کنید
Test your basics on Transaction Level Modelling
تکلیف 1: شبیه سازی کد نمونه مصرف کننده تولید کننده
Assignment 1 : Producer Consumer Example Code Simulation
ساخت اجزای تست میز
Building Testbench Components
اجزای تست و سلسله مراتب
Testbench Components and Hierarchy
ساخت اجزای درایور و ترتیبدهنده
Building Driver and Sequencer Components
ترتیب دهنده به اتصال درایور
Sequencer to Driver Connection
ساخت کامپوننت مانیتور
Building a Monitor Component
ساخت مولفه عامل
Building an Agent Component
محیط و اجزای کلاس تست
Environment and Test Class Components
ساخت و اتصال اجزای Testbench
Building and Connecting Testbench Components
درک مراحل شبیه سازی
Understanding Simulation phases
مفاهیم خود را در Testbench Components آزمایش کنید
Test your concepts on Testbench Components
تولید محرک مبتنی بر توالی
Sequence Based Stimulus Generation
مبانی تولید محرک مبتنی بر توالی
Basics of Sequence based Stimulus Generation
موارد و روش های دنباله ای
Sequence Items and Methods
توالی ها و روش های آن
Sequences and its Methods
Sequencer and Driver API
Sequencer and Driver API
سبک های تولید توالی
Sequence Generation Styles
مبانی توالی های مجازی
Basics of Virtual Sequences
اصول خود را بر روی تولید محرک مبتنی بر توالی تست کنید
Test your basics on Sequence based Stimulus generation
ساخت و ساز پویا و تنظیمات
Dynamic Construction and Configurations
مفاهیم اولیه کارخانه OVM/UVM
Basic Concepts of OVM/UVM Factory
پیکربندی Testbench در UVM
Testbench Configuration in UVM
پایان مکانیسم های تست در UVM
End of Test Mechanisms in UVM
تعیین تکلیف - ساخت و شبیه سازی APB (Advanced Peripheral Bus) Testbench
Assignment - Building and Simulating APB (Advanced Peripheral Bus) Testbench
بررسی اجمالی تکالیف
Assignment Overview
مقدمه ای بر پروتکل APB
Introduction to APB Protocol
نمایش نظرات