آموزش طراحی دیجیتال با SystemVerilog HDL + آشنایی با UVM - آخرین آپدیت

سرفصل ها و درس ها

مقدمه Introduction

• خوش‌آمدگویی و معرفی دوره Welcome & Course Introduction

• برنامه آموزشی Agenda

• سرفصل‌ها و اهداف یادگیری Course Coverage & Learning Goals

• HDL چیست؟ What is an HDL?

• مقایسه SystemVerilog و Verilog SystemVerilog vs. Verilog

• مقایسه ASIC و FPGA ASIC vs. FPGA

• مرور کلی جریان طراحی دیجیتال Digital Design Flow Overview

• مقدمه‌ای بر تأیید (Verification) Introduction to Verification

• مقدمه‌ای بر طراحی دیجیتال – بررسی مبانی Introduction to Digital Design – Fundamentals Check

شبیه‌ساز ModelSim Modelsim Simulator

• برنامه آموزشی Agenda

• نصب ModelSim Installing ModelSim

• اجرای اولین شبیه‌سازی «Hello World» Running Your First Simulation “Hello World”

• شفاف‌سازی‌ها و نکات Clarifications

مالتی‌پلکسرها و جمع‌کننده کامل: طراحی Dataflow و Behavioral Multiplexers and Full Adder: Dataflow & Behavioral Design

• برنامه آموزشی Agenda

• مشخصات MUX MUX Specification

• طراحی MUX 2:1 – سبک Dataflow Designing a 2:1 MUX – Dataflow Style

• طراحی MUX 4:1 – سبک Dataflow Designing a 4:1 MUX – Dataflow Style

• تمرین اول Assignment 1

• پاسخ تمرین اول Assignment 1 - Solution

• طراحی MUX 2:1 – سبک Behavioral Designing a 2:1 MUX – Behavioral Style

• طراحی MUX 4:1 – سبک Behavioral Designing a 4:1 MUX – Behavioral Style

• شبیه‌سازی MUX 4:1 4:1 MUX Simulation

• تمرین دوم Assignment 2

• پاسخ‌های تمرین دوم Assignment 2 - Solutions

• استفاده از begin و end در کد Using "begin" and "end" in Code

• مقایسه assign و always_comb "assign" vs. "always_comb"

• بررسی Wire، Reg و Logic در SystemVerilog Wire, Reg, and Logic in SystemVerilog

انکودر اولویت‌دار و جمع‌کننده Ripple Carry: طراحی Structural Priority Encoder and Ripple Carry Adder: Structural Design

• برنامه آموزشی Agenda

• طراحی MUX 4:1 – سبک Structural Designing a 4:1 MUX – Structural Style

• توضیحات Priority Encoder 4 بیتی 4-Bit Priority Encoder Explained

• مشخصات Priority Encoder 16 بیتی 16-Bit Priority Encoder Specification

• معماری Priority Encoder 16 بیتی 16-Bit Priority Encoder Architecture

• اجرای نمونه Priority Encoder 16 بیتی 16-Bit Priority Encoder – Running an Example

• طراحی Priority Encoder 16 بیتی Designing 16-Bit Priority Encoder

• شبیه‌سازی Priority Encoder 16 بیتی 16-Bit Priority Encoder Simulation

• منابع تمرین سوم Assigment 3 Resourses

• تمرین سوم Assignment 3

• پاسخ تمرین سوم Assigment 3 - Solution

واحد محاسبه و منطق (ALU) Arithmetic Logic Unit (ALU)

• برنامه آموزشی Agenda

• مشخصات ALU ALU Specification

• کار با باس‌ها (وکتورها) Working with Buses (Vectors)

• توضیح عملگرهای Bitwise Bitwise Operators Explained

• توضیح عملگرهای Reduction Reduction Operators Explained

• توضیح عملگرهای Shift Shift Operators Explained

• توضیح عملگرهای مقایسه‌ای و رابطه‌ای quality & Relational Operators Explained

• طراحی ALU Designing the ALU

• شبیه‌سازی ALU ALU Simulation

• ALU و عملگرها ALU and Operators

ثبات‌ها و شمارنده‌ها Registers & Counters

• برنامه آموزشی Agenda

• درک فلیپ-فلاپ‌ها Understanding Flip-Flops

• مبانی ثبات‌ها (Registers) Register Basics

• تخصیص‌های Blocking در مقابل Non-Blocking (بخش اول) Blocking vs. Non-Blocking Assignments (Part 1)

• تخصیص‌های Blocking در مقابل Non-Blocking (بخش دوم) Blocking vs. Non-Blocking Assignments (Part 2)

• مشخصات ثبات 8 بیتی 8-Bit Register Specification

• طراحی ثبات 8 بیتی Designing an 8-Bit Register

• شبیه‌سازی ثبات 8 بیتی 8-Bit Register Simulation

• ثبات‌ها و منطق ترتیبی Registers and Sequential Logic

• مشخصات شمارنده 16 بیتی 16-Bit Counter Specification

• معماری شمارنده 16 بیتی 16-Bit Counter Architecture

• طراحی شمارنده 16 بیتی Designing a 16-Bit Counter

• شبیه‌سازی شمارنده 6 بیتی 6-Bit Counter Simulation

• تکمیل مباحث بلوک‌های always Enrichment on always blocks

• توضیحات FIFO FIFO Explained

• مشخصات FIFO FIFO Specification

• طراحی FIFO FIFO Design

• شبیه‌سازی FIFO FIFO Simulation

ماشین‌های حالت محدود (FSMs) Finite State Machines (FSMs)

• برنامه آموزشی Agenda

• ماشین حالت محدود (FSM) چیست؟ What is a Finite State Machine?

• مقایسه مدل‌های FSM میلی و مور (Mealy vs Moore) Mealy vs. Moore FSM Models

• مشخصات آشکارساز توالی 1101 1101 Sequence Detector Specification

• مدل Mealy – دیاگرام حالت 1101 Mealy FSM – 1101 State Diagram

• مدل Mealy – طراحی آشکارساز توالی Mealy FSM – Sequence Detector Design

• شبیه‌سازی مدل Mealy Mealy FSM Simulation

• مدل Moore – دیاگرام حالت 1101 Moore FSM – 1101 State Diagram

• مدل Moore – طراحی آشکارساز توالی Moore FSM – Sequence Detector Design

• شبیه‌سازی مدل Moore Moore FSM Simulation

• تمرین چهارم Assignment 4

• پاسخ تمرین چهارم Assignment 4 - Solution

طراحی حافظه Memory Design

• برنامه آموزشی Agenda

• حافظه چیست؟ What is a Memory?

• انواع حافظه – ROM در مقابل RAM Types of Memory – ROM vs. RAM

• مقایسه حافظه و ثبات‌ها Memory vs. Registers

• مشخصات RAM تک-پورت Single-Port RAM Specification

• طراحی RAM تک-پورت Designing a Single-Port RAM

• شبیه‌سازی RAM تک-پورت Single-Port RAM Simulation

• مبانی حافظه و RAM تک-پورت Memory Fundamentals and Single-Port RAM

پروژه‌های ارتباط سریال Serial Communication Projects

• مشخصات TX_RX TX_RX Specification

• معماری فرستنده (Tx) Tx Architecture

• طراحی ROM فرستنده Tx ROM Design

• دیاگرام حالت فرستنده Tx State Diagram

• طراحی ماشین حالت فرستنده Tx State Machine Design

• طراحی بلوکی فرستنده Tx Block Design

• الزامات طراحی فرستنده برای شبیه‌سازی Tx Design Requirements for Simulation

• شبیه‌سازی فرستنده Tx Simulation

• معماری گیرنده (Rx) Rx Architecture

• طراحی RAM گیرنده Rx RAM Design

• دیاگرام حالت گیرنده Rx State Diagram

• طراحی ماشین حالت گیرنده Rx State Machine Design

• طراحی بلوکی گیرنده Rx Block Design

• الزامات طراحی گیرنده برای شبیه‌سازی Rx Design Requirements for Simulation

• شبیه‌سازی گیرنده Rx Simulation

• طراحی جامع Tx_Rx Tx_Rx Design

• الزامات طراحی Tx_Rx برای شبیه‌سازی Tx_Rx Design Requirements for Simulation

• شبیه‌سازی Tx_Rx Tx_Rx Simulation

آشنایی با UVM (متدولوژی جامع تأیید) Introduction to UVM (Universal Verification Methodology)

• اهداف یادگیری ماشین قهوه‌ساز UVM The UVM Coffee Machine Learning Goals

• مشخصات ماشین قهوه‌ساز Coffee Machine Specifications

• اینترفیس (Interface) Interface

• بسته قهوه (Coffee Package) Coffee Package

• تراکنش (Sequence Item) و Sequencer Transaction (Sequence Item) and Sequencer

• درایور (Driver) و مانیتور (Monitor) Driver and Monitor

• اسکوربورد (Scoreboard) و ایجنت (Agent) Scoreboard and Agent

• محیط (Environment) و توالی (Sequence) Environment and Sequence

• تست (Test) Test

• تست‌بنچ و شبیه‌سازی Test Bench and Simulation

• جمع‌بندی Summary

جمع‌بندی طراحی دیجیتال با SystemVerilog Digital Design with SystemVerilog Wrap-Up

• جمع‌بندی نهایی دوره Wrap-Up