آموزش مبانی تحلیل زمان بندی استاتیک (قسمت 1)

Fundamental of Static Timing Analysis (Part 1)

نکته: آخرین آپدیت رو دریافت میکنید حتی اگر این محتوا بروز نباشد.
نمونه ویدیوها:
توضیحات دوره: جزئیات زمان بندی در مورد RTL به GDS (قسمت 1) همه اصول تحلیل زمان بندی ایستا را بدانید مراحل مختلف در طراحی ASIC که در آن تجزیه و تحلیل زمان بندی مفید است. قوس زمان بندی و عدم تناسب نوع متفاوت تاخیر چیست و چگونه محاسبه می شود؟ Liberty File (.Lib File) نحو پیش نیازها: آنها باید کلمات Static Timing Analysis، Setup و Hold Time را شنیده باشند. باید جدول حقیقت D فلیپ فلاپ را بداند. آنها باید مقداری در مورد جریان ASIC داشته باشند

تحلیل زمان‌بندی استاتیک تقریباً تمام جزئیاتی را که برای درک STA باید بدانید، پوشش می‌دهد. در این دوره آموزشی

را یاد خواهید گرفت

برای درک STA چه چیزهایی باید بدانید؟

محاسبه یک مشکل خاص چگونه ابزاری است؟

معنای تجزیه و تحلیل چیزی و حل چیزی چیست؟

همیشه به یاد داشته باشید - ابزار چیزی است که بر اساس دستور کاربر کار می کند - بنابراین بسیار مهم است که بدانیم چه دستوری را باید در چه زمانی ارائه دهیم. کدام دستور - این چیزی است که به ابزارها بستگی دارد، اما رویکردی که باید باشد مستقل از ابزار است. در این دوره، Approach اصلی ترین چیزی است که متوجه خواهید شد.


سرفصل ها و درس ها

مقدمه ای بر تحلیل زمان بندی ایستا Introduction to Static Timing Analysis

  • مروری بر جریان طراحی VLSI (قسمت 1) Overview of VLSI Design Flow (Part 1)

  • بررسی اجمالی VLSI Design Flow (Part2) - VLSI Frontend Design Flow Overview of VLSI Design Flow (Part2) - VLSI Frontend Design Flow

  • بررسی اجمالی جریان طراحی VLSI (قسمت 3) - جریان طراحی باطن VLSI Overview of VLSI Design Flow (Part 3) - VLSI Backend Design Flow

  • اهمیت زمان بندی از RTL تا سنتز منطقی Importance of Timing from RTL to Logic Synthesis

  • بهینه سازی زمان در طول سنتز منطقی Timing Optimization during Logic Synthesis

  • نمای کلی از Floorplan Aware Synthesis Overview of Floorplan Aware Synthesis

  • بررسی اجمالی بررسی زمان در جریان طراحی فیزیکی Overview of Timing Check in Physical Design Flow

  • ابزار STA و جریان در مراحل مختلف طراحی STA Tool and Flow at different Stages of Design

  • تجزیه و تحلیل زمان بندی استاتیک چیست؟ What is Static Timing Analysis

  • ابزار STA - فایل های خروجی ورودی STA Tool - Input output Files

قوس زمان بندی Timing Arc

  • مقدمه ای بر کمان های زمان بندی Introduction to Timing Arcs

  • قوس زمان بندی شبکه و سلول Net & Cell Timing Arc

  • قوس زمان بندی و عدم استفاده از دروازه AND Timing Arc & Unateness of AND Gate

  • عدم استفاده از دروازه OR و بی اهمیت بودن عدم استفاده Unateness of OR Gate and Improtance of Unateness

  • عدم استفاده از گیت های منطقی Unateness of Logic gates

  • قوس زمان‌بندی سیستم و عدم استفاده از گیت‌های پیچیده System Timing Arc and Unateness of Complex Gates

  • قوس زمان بندی سلولی متوالی Sequential Cell Timing Arc

  • نمونه فایل کتابخانه (فایل Lib.) Library File Sample (.Lib File)

  • معرفی فایل LIB (فایل LIB و زمانبندی Arc) Introduction about LIB FIle (LIB file and Timing Arc)

  • سلول متوالی در فایل کتابخانه (فایل Lib.) Sequential Cell in Library File (.Lib File)

تاخیر انداختن Delay

  • معرفی مفاهیم تاخیر Introduction of Delay Concepts

  • مروری بر شبکه RC Overview of RC Network

  • معرفی تاخیر انتشار Introduction of Propagation Delay

  • محاسبه تاخیر انتشار کلی Calculation of Overall Propagation Delay

  • معرفی تاخیر انتقال Introduction of Transition Delay

نمایش نظرات

آموزش مبانی تحلیل زمان بندی استاتیک (قسمت 1)
جزییات دوره
3.5 hours
25
Udemy (یودمی) Udemy (یودمی)
(آخرین آپدیت)
358
4.5 از 5
ندارد
دارد
دارد
Puneet Mittal
جهت دریافت آخرین اخبار و آپدیت ها در کانال تلگرام عضو شوید.

Google Chrome Browser

Internet Download Manager

Pot Player

Winrar

Puneet Mittal Puneet Mittal

فارغ التحصیلان BITS Pilani، 14+ سال تجربه در صنعت VLSI