آموزش زیرساخت AMBA AXI بر اساس IP های Xilinx FPGA و Verilog
AMBA AXI Infrastructure Based on Xilinx FPGA IPs and Verilog
چرا AXI؟
=========
پاسخ ساده است - هیچ سیستم Soc یا پیچیده ای وجود ندارد که حاوی AXI نباشد. اگر کار شما به نحوی با پردازنده، کنترلر یا هر سیستم بزرگ دیگری مرتبط باشد، چندین اتوبوس AXI در سیستم وجود خواهد داشت. گذرگاه AXI یک گذرگاه استاندارد ARM است که توسط تمام شرکت های سخت افزاری پشتیبانی می شود. Xilinx، Intel، AMD و غیره. و با پیشرفت هوش مصنوعی، AXI روز به روز محبوب تر خواهد شد.
در این دوره آموزشی پروتکل AXI و بخش های فرعی آن توضیح داده خواهد شد.
همچنین به عنوان یک دانش جانبی رایگان، Vivado را با IP های آن، روش های شبیه سازی و بسیاری موارد دیگر مطالعه خواهید کرد.
دانش آموزان هدف
=============
این دوره عمدتاً برای طراحان FPGA، که از ماژول های مبتنی بر AXI در طراحی استفاده می کنند، هدف گذاری شده است. همچنین این دوره برای مهندسانی که شروع به استفاده از پروتکل AXI می کنند مفید خواهد بود.
این دوره برای دانشجویان فارغ التحصیل که به دنبال شغل جدیدی به عنوان توسعه دهنده FPGA یا Soc هستند بسیار مفید است، در 3 شرکت قبلی من سوالات AXI اغلب از فارغ التحصیلان جدید برای استخدام پرسیده می شد.
محتوای دوره
=============
در این دوره عمدتاً اصول اولیه خانواده پروتکل AXI توضیح داده شده است که به دانشجویان اجازه می دهد به راحتی IP های مبتنی بر AXI را درک کرده و از آنها استفاده کنند. این نمای کاربردی تر از استفاده از AXI است که امکان استفاده از ماژول های مبتنی بر AXI را برای شروع پرش فراهم می کند. این دوره به سطح برد FPGA نمی رود، زیرا هدف پروتکل AXI است و Xilinx درک زیرساخت AXI را ارائه می دهد. دوره متمرکز بر سطح شبیه سازی است، نه اجرای برد FPGA.
پروتکل AXI به اندازه کافی پیچیده است و گاهی اوقات زمان زیادی طول می کشد تا به آن عادت کنید. معمولاً پروتکل AXI زمانی که با نسخه بسیار آسان آن آشنا هستید که AXI-Stream و AXI-Lite هستند به راحتی قابل درک است. این دوره بر اساس سبک از پایین به بالا است. در ابتدا پروتکل AXI-stream را توضیح می دهم تا پروتکل AXI-Lite را با جزئیات توضیح دهم. ما هر دوی این طراحی های پروتکل را با استفاده از Verilog انجام می دهیم.
به‌جای داشتن این همه دانش، به پروتکل AXI می‌رویم.
در این دوره، سعی کردم نقطه ARM را برای AXI مرور کنم، به این امید که این به دانش آموزان کمک کند پس از پایان دوره، به راحتی در خواندن speck بپرند.
تشکر ویژه:
============
می‌خواهم از ادوارد واردانیان، از ARM، برای حمایت بزرگش در ساخت این دوره تشکر ویژه کنم. تجربه عمیق و دانش عمیق او به من کمک کرد تا قطعات پیچیده AXI را به سادگی توضیح دهم. بدون کمک او نمی توانستم این کار را انجام دهم.
احتیاط:
======
همچنین به خاطر انگلیسی ام عذرخواهی می کنم، تمام تلاشم را کردم که واضح و از نظر گرامری درست صحبت کنم، اما گاهی اوقات اشتباهاتی وجود دارد. من واقعاً امیدوارم که انگلیسی غیر بومی من دانش آموزان را برای درک مطالب آزار ندهد.
مواد دوره:
==============
همه کدهای دوره را می توان از Github دانلود کرد.
توجه: اگر پیش زمینه نرم افزاری دارید، پیشنهاد می کنم کمی با Verilog آشنا شوید. چندین سخنرانی وجود دارد که به اصول اولیه Verilog و سخت افزار نیاز دارد.
پروتکل AXI Stream AXI Stream Protocol
-
بررسی AXI-Stream Speck AXI-Stream Speck Review
-
طراحی بلوک جریان AXI با استفاده از Verilog Master AXI Stream Block design using Verilog
-
شبیه سازی AXI-Stream Master با استفاده از Xilinx Vivado Simulation of our AXI-Stream Master using Xilinx Vivado
-
طراحی Slave AXI Stream Block با استفاده از Verilog Slave AXI Stream Block design using Verilog
-
AXI-Stream Master و Slave طراحی شده ما را شبیه سازی کنید Simulate our designed AXI-Stream Master and Slave
-
اصول اولیه IP Generator ترافیک Xilinx برای AXI-Stream Xilinx Traffic Generator IP basics for AXI-Stream
-
IP تبدیل کننده پهنای داده و ساعت Xilinx AXIS Xilinx AXIS DataWidth and Clock Converter IP
پروتکل AXI-Lite AXI-Lite Protocol
-
بررسی مشخصات AXI4-Lite AXI4-Lite Specification Review
-
طراحی AXI Lite Master خودمان Designing our own AXI Lite Master
-
اصول اولیه AXI Verification IP AXI Verification IP basics
-
مبانی IP تأیید Verification IP Basics
-
AXI-Lite Master خود را با استفاده از IP تأیید AXI شبیه سازی کنید Simulate our own AXI-Lite Master using AXI Verification IP
-
معرفی AXI-Stream FIFO AXI-Stream FIFO Intro
-
طراحی نمونه AXI-Stream FIFO AXI-Stream FIFO Example Design
-
تبدیل AXI-Lite به AXI-Stream با استفاده از AXIS FIFO AXI-Lite to AXI-Stream Conversion using AXIS FIFO
پروتکل AXI AXI Protocol
-
بررسی اسپک پروتکل AXI - مقدمه AXI Protocol Speck Review - Introduction
-
AXI Protocol Speck Review - Burst Operation AXI Protocol Speck Review - Burst Operation
-
آدرس ها را برای Wrap Burst محاسبه کنید Calculate addresses for Wrap Burst
-
بررسی اسپک پروتکل AXI - ویژگی های تراکنش AXI Protocol Speck Review - Transaction Attributes
-
بررسی اسپک پروتکل AXI - مدل سفارش AXI Protocol Speck Review - Ordering Model
-
درک بهتر آزمون AXi Speck AXi Speck better understanding Quiz
پروژه AXI: RAM Write and Read Data AXI Project: RAM Write and Read Data
-
بررسی اجمالی پروژه Project Overview
-
IP مولد ترافیک AXI - حالت AXI_Lite AXI Traffic Generator IP - AXI_Lite Mode
-
IP ژنراتور ترافیک AXI - حالت AXI AXI Traffic Generator IP - AXI Mode
-
IP کنترلر AXI BRAM AXI BRAM Controller IP
https://donyad.com/d/48e829
Hayk Petrosyan
مهندس
نمایش نظرات