آموزش جامع SystemVerilog: طراحی و تایید سخت‌افزار - آخرین آپدیت

دانلود SystemVerilog Tutorials: Hardware Design & Verification

نکته: ممکن هست محتوای این صفحه بروز نباشد ولی دانلود دوره آخرین آپدیت می باشد.
نمونه ویدیوها:
توضیحات دوره: این دوره جامع و کاربردی، مهارت‌های عملی لازم برای طراحی سخت‌افزارهای واقعی با استفاده از SystemVerilog را به فراگیران آموزش می‌دهد. در طی یک مسیر ساختاریافته در چهار ماژول، شما مبانی توسعه RTL را از ماژول‌های پایه و انواع داده‌ها آغاز کرده، به مفاهیم پیشرفته‌ای مانند structs، enums و بلوک‌های generate می‌رسید و در نهایت یک ماشین حساب دیجیتال کاملاً کاربردی را طراحی خواهید کرد. هر بخش شامل تمرینات عملی، تکالیف مبتنی بر شبیه‌سازی و تمرین‌های کدنویسی هدایت شده است. این دوره برای دانشجویان مهندسی، مبتدیان FPGA، طراحان RTL و توسعه‌دهندگان نرم‌افزاری که قصد ورود به حوزه طراحی سخت‌افزار را دارند، طراحی شده است. همچنین برای مهندسان سیستم‌های نهفته (Embedded)، کارآموزان بخش Verification و هر کسی که برای نقش‌های منطق دیجیتال، FPGA یا ASIC نیاز به تسلط بر SystemVerilog دارد، ایده‌آل است. پیش‌نیاز این دوره، داشتن درک پایه‌ای از گیت‌های منطقی و محاسبات باینری، به همراه آشنایی مختصر با مدارهای دیجیتال یا مفاهیم مقدماتی HDL است. هیچ تجربه قبلی در SystemVerilog لازم نیست، اما توانایی حل مسئله فنی به سرعت یادگیری شما کمک می‌کند. در پایان این دوره، فراگیران قادر خواهند بود مدل‌سازی منطق ترکیبی (Combinational) و ترتیبی (Sequential) را تحلیل کنند، ماژول‌های پارامتری بازاستفاده طراحی نمایند، ماشین‌های حالت (FSM) را پیاده‌سازی کرده و RTL تمیز و مقیاس‌پذیر بنویسند. در این مسیر، شما استانداردهای مهندسی واقعی مانند طراحی سلسله‌مراتبی، استانداردهای کدنویسی تمیز، ساخت تست‌بنچ (Testbench) و تایید ماژولار را به کار خواهید گرفت. در نهایت، یک سیستم ماشین حساب ماژولار را به‌طور کامل طراحی، پیاده‌سازی، شبیه‌سازی و تست خواهید کرد.

سرفصل ها و درس ها

مبانی SystemVerilog و ماژول‌های پایه SystemVerilog Foundations & Basic Modules

  • نصب و تست نرم‌افزار Quartus Prime Quartus Prime Installation and Testing

  • درک ماژول‌ها، پورت‌ها و نمونه‌سازی (Instantiation) Understanding Modules, Ports, and Instantiation

  • آشنایی با انواع داده‌ای و عددی در SystemVerilog Introduction to SystemVerilog’s Data and Numeric Types

  • راهنمای عملی آرایه‌های SystemVerilog برای طراحی FPGA Practical Guide to SystemVerilog Arrays for FPGA Design

  • آرایه‌ها و تکرار (Iteration) در SystemVerilog SystemVerilog Arrays and Iteration

ساختارهای داده پویا، انواع سفارشی و عملگرها Dynamic Data Structures, Custom Types & Operators

  • آرایه‌های پویا، صف‌ها و آرایه‌های انجمنی (Associative Arrays) Dynamic Arrays, Queues & Associative Arrays

  • عملگرهای SystemVerilog SystemVerilog Operators

  • انواع سفارشی: Typedef، Enum و Struct Custom Types: Typedef, Enum, Struct

  • انواع داده‌های سفارشی در SystemVerilog Custom Data Types in SystemVerilog

  • منطق ترکیبی: تخصیص مستمر (Continuous Assignment) Combinational Logic: Continuous Assignment

  • تخصیص‌های مستمر و مالتی‌پلکسرها در SystemVerilog Continuous Assignments and Multiplexers in SystemVerilog

منطق ترتیبی و ماشین حالت Sequential Logic and State Machine

  • منطق ترتیبی: مدل‌سازی منطق ترتیبی Sequential Logic: Modeling sequential logic

  • منطق تصمیم‌گیری ترکیبی، ماشین‌های حالت و رمزگذارهای اولویت‌دار Combinational Decision Logic, State Machines, and Priority Encoders

  • حلقه‌ها در SystemVerilog Loops in SystemVerilog

  • توابع در SystemVerilog Functions in SystemVerilog

  • توابع و بازگشتی‌ها در SystemVerilog SystemVerilog Functions and Recursion

  • جمع‌بندی نهایی دوره Course Wrap-Up

نمایش نظرات

آموزش جامع SystemVerilog: طراحی و تایید سخت‌افزار
جزییات دوره
5h 5m
17
(آخرین آپدیت)
554
- از 5
دارد
دارد
دارد
Chris Croft
جهت دریافت آخرین اخبار و آپدیت ها در کانال تلگرام عضو شوید.

Google Chrome Browser

Internet Download Manager

Pot Player

Winrar

Chris Croft Chris Croft

مربی مدیریت، سخنران، نویسنده