نکته:
ممکن هست محتوای این صفحه بروز نباشد ولی دانلود دوره آخرین آپدیت می باشد.
نمونه ویدیوها:
توضیحات دوره:
این دوره جامع و کاربردی، مهارتهای عملی لازم برای طراحی سختافزارهای واقعی با استفاده از SystemVerilog را به فراگیران آموزش میدهد. در طی یک مسیر ساختاریافته در چهار ماژول، شما مبانی توسعه RTL را از ماژولهای پایه و انواع دادهها آغاز کرده، به مفاهیم پیشرفتهای مانند structs، enums و بلوکهای generate میرسید و در نهایت یک ماشین حساب دیجیتال کاملاً کاربردی را طراحی خواهید کرد. هر بخش شامل تمرینات عملی، تکالیف مبتنی بر شبیهسازی و تمرینهای کدنویسی هدایت شده است.
این دوره برای دانشجویان مهندسی، مبتدیان FPGA، طراحان RTL و توسعهدهندگان نرمافزاری که قصد ورود به حوزه طراحی سختافزار را دارند، طراحی شده است. همچنین برای مهندسان سیستمهای نهفته (Embedded)، کارآموزان بخش Verification و هر کسی که برای نقشهای منطق دیجیتال، FPGA یا ASIC نیاز به تسلط بر SystemVerilog دارد، ایدهآل است.
پیشنیاز این دوره، داشتن درک پایهای از گیتهای منطقی و محاسبات باینری، به همراه آشنایی مختصر با مدارهای دیجیتال یا مفاهیم مقدماتی HDL است. هیچ تجربه قبلی در SystemVerilog لازم نیست، اما توانایی حل مسئله فنی به سرعت یادگیری شما کمک میکند.
در پایان این دوره، فراگیران قادر خواهند بود مدلسازی منطق ترکیبی (Combinational) و ترتیبی (Sequential) را تحلیل کنند، ماژولهای پارامتری بازاستفاده طراحی نمایند، ماشینهای حالت (FSM) را پیادهسازی کرده و RTL تمیز و مقیاسپذیر بنویسند. در این مسیر، شما استانداردهای مهندسی واقعی مانند طراحی سلسلهمراتبی، استانداردهای کدنویسی تمیز، ساخت تستبنچ (Testbench) و تایید ماژولار را به کار خواهید گرفت. در نهایت، یک سیستم ماشین حساب ماژولار را بهطور کامل طراحی، پیادهسازی، شبیهسازی و تست خواهید کرد.
سرفصل ها و درس ها
مبانی SystemVerilog و ماژولهای پایه
SystemVerilog Foundations & Basic Modules
نصب و تست نرمافزار Quartus Prime
Quartus Prime Installation and Testing
درک ماژولها، پورتها و نمونهسازی (Instantiation)
Understanding Modules, Ports, and Instantiation
آشنایی با انواع دادهای و عددی در SystemVerilog
Introduction to SystemVerilog’s Data and Numeric Types
راهنمای عملی آرایههای SystemVerilog برای طراحی FPGA
Practical Guide to SystemVerilog Arrays for FPGA Design
آرایهها و تکرار (Iteration) در SystemVerilog
SystemVerilog Arrays and Iteration
ساختارهای داده پویا، انواع سفارشی و عملگرها
Dynamic Data Structures, Custom Types & Operators
نمایش نظرات