آموزش Verilog برای یک مهندس FPGA با مجموعه طراحی Xilinx Vivado

Verilog for an FPGA Engineer with Xilinx Vivado Design Suite top rated

نکته: آخرین آپدیت رو دریافت میکنید حتی اگر این محتوا بروز نباشد.

نمونه ویدیوها: (صرفا برای مشاهده نمونه ویدیو، ممکن هست نیاز به شکن داشته باشید.)

توضیحات دوره: استفاده از اصول برنامه نویسی Verilog در Xilinx FPGA که به مصاحبه های شغلی مهندس RTL کمک می کند. جریان Vivado Design Suite برای طراحی سیستم دیجیتال را درک کنید. اشکال زدایی سخت افزار در Vivado یعنی. تحلیلگر منطقی یکپارچه، I/O مجازی. سبک های مختلف مدل سازی در زبان توصیف سخت افزار. نحوه استفاده از Xilinx IP و ایجاد IP های سفارشی. یکپارچه کننده IP جریان طراحی Vivado. نوشتن نیمکت های تست Verilog. طراحی برخی از پروژه های دنیای واقعی مانند: رابط PMOD DA4 DAC، Function Generator، Small Processor Architecture، UART Interface، PWM، BIST for Development و بسیاری دیگر. سوالات متداول مصاحبه پیش نیازها: مبانی مدار دیجیتال مزایای بیشتری به همراه خواهد داشت.

FPGAها همه جا هستند و حضور آنها در مجموعه متنوع دامنه روز به روز در حال افزایش است. دو زبان معروف توصیف سخت افزار VHDL و Verilog هستند که هر کدام مزیت منحصر به فرد خود را نسبت به دیگری دارند. بهترین بخش در مورد هر دوی آنها این است که وقتی یکی از آنها را بشناسید به طور خودکار دیگری را درک می کنید و سپس می توان از قابلیت های هر دو جهان برای ساختن سیستم های پیچیده استفاده کرد. تمرکز این دوره بر روی زبان Verilog است. برنامه درسی با تجزیه و تحلیل رایج ترین مهارت های مورد نیاز اکثر شرکت هایی که در این حوزه کار می کنند، تنظیم شده است. بیشتر مفاهیم با در نظر گرفتن مثال های واقعی کاربردی برای کمک به ایجاد منطق توضیح داده شده اند.

این دوره استفاده از سبک مدل‌سازی، تکالیف مسدود و غیر مسدود، FSM قابل ترکیب، ساخت حافظه‌ها با منابع حافظه بلاک و توزیع، یکپارچه‌ساز IP Vivado و تکنیک‌های اشکال‌زدایی سخت‌افزار مانند ILA و VIO را نشان می‌دهد. این دوره به بررسی جریان طراحی FPGA با مجموعه طراحی Xilinx Vivado به همراه بحث در مورد استراتژی های پیاده سازی برای دستیابی به عملکرد مطلوب می پردازد. پروژه های متعددی با جزئیات نشان داده شده اند تا کاربرد ساختارهای Verilog را برای اتصال دستگاه های جانبی واقعی به FPGA درک کنند. یک بخش جداگانه در مورد نوشتن Testebench و معماری FPGA، درک بیشتری از منابع داخلی FPGA و مراحل انجام تأیید طراحی ایجاد می‌کند.

سرفصل ها و درس ها

برای ارسال نظر ثبت نام کنید.