آموزش سری ارتباطات P3: AMBA AXI در Verilog - آخرین آپدیت

دانلود Communication series P3 : AMBA AXI in Verilog

نکته: ممکن هست محتوای این صفحه بروز نباشد ولی دانلود دوره آخرین آپدیت می باشد.
نمونه ویدیوها:
توضیحات دوره:

آموزش گام به گام AXI در Verilog از صفر تا صد

آشنایی با اصول اساسی پروتکل‌های AXI Stream، AXI Lite و AXI Full.

پیاده‌سازی Master و Slave پروتکل‌های AXI Stream، AXI Lite و AXI Full از ابتدا.

پیاده‌سازی مودهای Burst در AXI با استفاده از Verilog.

پیاده‌سازی گیت‌ور AXI Stream، FIFO در AXI Stream و ماژول GPIO در AXI Lite از پایه.

پیش‌نیازها

درک اولیه از زبان برنامه‌نویسی Verilog و الکترونیک دیجیتال.

درباره دوره

رابط پیشرفته قابل گسترش (AXI) به دلیل ارائه یک راه‌حل ارتباطی بسیار کارآمد و انعطاف‌پذیر برای سیستم‌های پیچیده، در طراحی سیستم روی تراشه (SoC) بسیار مورد استفاده قرار می‌گیرد.

با دوره عملی ما، بر اصول کلیدی پروتکل AXI مسلط شوید. این دوره با تمرکز بر یادگیری عملی و مهارت‌های دنیای واقعی، دانش عمیقی از مبانی AXI در Verilog را ارائه می‌دهد. با 95% کدنویسی و تنها 5% تئوری، شما سیگنال‌های رابط‌های AXI Stream، AXI Lite و AXI Full را بررسی کرده و اجزای Master و Slave AXI را از ابتدا خواهید ساخت. یاد خواهید گرفت چگونه مودهای مختلف Burst را پیاده‌سازی کنید، تراکنش‌های AXI را با استفاده از تستر پروتکل AXI تأیید کنید و اجزای پیشرفته‌ای مانند FIFO در AXI Stream، گیت‌ورها و ماژول‌های GPIO در AXI Lite را طراحی کنید.

این دوره بر تمرین کدنویسی تأکید دارد و در عین حال بینش‌های نظری ضروری را برای تقویت درک شما از جزئیات AXI ارائه می‌دهد. این آموزش برای نقش‌های طراحی و تأیید ایده‌آل است و شما را با مهارت‌هایی مجهز می‌کند تا در حرفه خود موفق شوید و با اطمینان چالش‌های مصاحبه را پشت سر بگذارید. چه یک تازه‌کار باشید و چه یک متخصص باتجربه که به دنبال تیز کردن تخصص خود هستید، این دوره یک تجربه یادگیری جامع را فراهم می‌کند. علاوه بر این، شما با کاربردهای واقعی AXI در سیستم‌های پیچیده آشنا خواهید شد و توانایی شما را در طراحی، اشکال‌زدایی و تأیید راه‌حل‌های مبتنی بر AXI افزایش می‌دهد. اکنون ثبت‌نام کنید تا دانش و تجربه عملی مورد نیاز برای تسلط بر AXI در Verilog را کسب کنید و گامی قابل توجه در مسیر VLSI خود بردارید.


سرفصل ها و درس ها

مقدمه Introduction

  • دستور جلسه Agenda

  • موارد استفاده از اینترفیس‌های مختلف AXI Used cases of different AXI interfaces

  • تفاوت در پین‌های اینترفیس‌ها Differences in Interfaces pins

  • حافظه ساده در مقابل حافظه AXI Simple Memory Vs AXI memory

  • درک هندشِیکینگ Valid Ready Understanding Valid Ready Handshake

  • قوانین هندشِیکینگ Valid Ready Valid Ready Handshake rules

  • پیاده‌سازی هندشِیکینگ Valid Ready P1 Implementing Valid Ready Handshake P1

  • پیاده‌سازی هندشِیکینگ Valid Ready P2 Implementing Valid Ready Handshake P2

  • تأیید عملیات کد Verifying Operation of code

  • کد Code

مبانی اینترفیس AXI Stream AXI Stream Interface Fundamentals

  • دستور جلسه Agenda

  • سیگنال‌های معمول AXI Stream P1 Typical AXI Stream Signals P1

  • سیگنال‌های معمول AXI Stream P2 Typical AXI Stream Signals P2

  • موارد استفاده از اینترفیس AXI Stream Used Cases of AXI Stream Interface

  • تراکنش‌های AXI stream AXI stream transactions

  • راه‌های پیاده‌سازی اینترفیس AXI Ways to implement AXI Interface

  • مبانی تراکنش‌های AXI Stream / شکل موج P1 Fundamentals of AXI Stream transactions / waveforms P1

  • مبانی تراکنش‌های AXI Stream / شکل موج P2 Fundamentals of AXI Stream transactions / waveforms P2

  • مبانی تراکنش‌های AXI Stream / شکل موج P3 Fundamentals of AXI Stream transactions / waveforms P3

  • ساخت استاد AXIS Building AXIS Master

  • تأیید عملیات استاد Verifying Operation of Master

  • کد Code

  • ساخت برده AXIS P1 Building AXIS Slave P1

  • ساخت برده AXIS P2 Building AXIS Slave P2

  • تأیید عملیات برده AXIS Verifying AXIS Slave Operation

  • کد Code

  • تمرین ۱ Assignment 1

  • اتصال استاد و برده به یکدیگر Connecting Master and Slave Together

  • کد Code

استفاده از اینترفیس AXI Stream برای ساخت IP Using AXI Stream Interface for building IP's

  • دستور جلسه Agenda

  • درک آرِبیتر دورانی P1 Understanding Round Robin Arbiter P1

  • درک آرِبیتر دورانی P2 Understanding Round Robin Arbiter P2

  • درک آرِبیتر دورانی P3 Understanding Round Robin Arbiter P3

  • کد Code

  • پیاده‌سازی آرِبیتر AXIS P1 Implementing AXIS Arbiter P1

  • پیاده‌سازی آرِبیتر AXIS P2 Implementing AXIS Arbiter P2

  • پیاده‌سازی آرِبیتر AXIS P3 Implementing AXIS Arbiter P3

  • تأیید عملیات DUT Verifying Operation of DUT

  • کد Code

  • تمرین ۲: اصلاح کد تست بنچ آرِبیتر AXIS Assingment 2 : Modify AXIS arbiter TB Code

  • پیاده‌سازی FIFO AXIS P1 Implemneting AXIS FIFO P1

  • پیاده‌سازی FIFO AXIS P2 Implemneting AXIS FIFO P2

  • پیاده‌سازی FIFO AXIS P3 Implemneting AXIS FIFO P3

  • کد Code

  • پیاده‌سازی جایگزین FIFO AXIS AXIS FIFO alternate implementation

  • کد Code

شروع کار با AXI Lite Getting Started with AXI Lite

  • دستور جلسه Agenda

  • تراکنش در مقابل بیت در مقابل انتقال transaction vs beat vs transfer

  • درک کانال آدرس نوشتن Understanding Write address channel

  • درک شناسه‌های کانال Understanfing Channel ID's

  • درک کانال داده نوشتن Understanding Write data channel

  • درک کانال پاسخ نوشتن Understanding Write response channel

  • انواع مختلف پاسخ Different types of response

  • درک کانال آدرس و داده خواندن P1 Understanding read address and data channel P1

  • درک کانال آدرس و داده خواندن P2 Understanding read address and data channel P2

  • سیگنال‌های AXI Lite AXI Lite Signals

تک بیتی بدون پایپ‌لاین: AXI Lite با رویکرد مبتنی بر شکل موج Single Beat without Pipeline : AXI Lite with Waveform based approach

  • دستور جلسه Agenda

  • پیکربندی‌های مختلف AXI Different AXI configurations

  • رویکردهای پیاده‌سازی: شکل موج در مقابل FSM Implementation approaches : Waveform vs FSM

  • سیگنال‌ها در تک بیتی بدون پایپ‌لاین P1 Signals in Single beat without pipeline P1

  • سیگنال‌ها در تک بیتی بدون پایپ‌لاین P2 Signals in Single beat without pipeline P2

  • پورت‌های I/O در تک بیتی بدون پایپ‌لاین I/O ports in Single beat without pipeline

  • پیاده‌سازی استاد AXIL فقط با نوشتن P1 AXIL Master with only write Implementation P1

  • پیاده‌سازی استاد AXIL فقط با نوشتن P2 AXIL Master with only write Implementation P2

  • پیاده‌سازی برده AXIL فقط با نوشتن P1 AXIL Slave with only write Implementation P1

  • پیاده‌سازی برده AXIL فقط با نوشتن P2 AXIL Slave with only write Implementation P2

  • تأیید عملیات استاد و برده فقط با نوشتن Verifying Operation of Master and Slave with only write

  • کد طراحی Design Code

  • کد تست بنچ TB Code

  • اعتبارسنجی تراکنش‌ها با چک‌کننده پروتکل AXI P1 Validating transactions with AXI Protocol Checker P1

  • اعتبارسنجی تراکنش‌ها با چک‌کننده پروتکل AXI P2 Validating transactions with AXI Protocol Checker P2

  • اعتبارسنجی تراکنش‌ها با چک‌کننده پروتکل AXI P3 Validating transactions with AXI Protocol Checker P3

  • کد طراحی Design Code

  • کد تست بنچ TB Code

  • پیاده‌سازی استاد AXIL فقط با خواندن P1 AXIL Master with only read Implementation P1

  • پیاده‌سازی استاد AXIL فقط با خواندن P2 AXIL Master with only read Implementation P2

  • پیاده‌سازی استاد AXIL فقط با خواندن P3 AXIL Master with only read Implementation P3

  • پیاده‌سازی برده AXIL فقط با خواندن P1 AXIL Slave with only read Implementation P1

  • پیاده‌سازی برده AXIL فقط با خواندن P2 AXIL Slave with only read Implementation P2

  • اتصال استاد و برده به یکدیگر Connecting Master and Slave

  • تأیید عملیات P1 Verifying Operation P1

  • تأیید عملیات P2 Verifying Operation P2

  • کد Code

  • افزودن چک‌کننده پروتکل AXI P1 Adding AXI protocol checker P1

  • افزودن چک‌کننده پروتکل AXI P2 Adding AXI protocol checker P2

  • افزودن چک‌کننده پروتکل AXI P3 Adding AXI protocol checker P3

تک بیتی بدون پایپ‌لاین: AXI Lite با رویکرد مبتنی بر FSM Single Beat without Pipeline : AXI Lite with FSM based approach

  • دستور جلسه Agenda

  • ساخت FSM برای استاد Buidling FSM for Master

  • پورت‌های ورودی/خروجی استاد Master I/O ports

  • پیاده‌سازی استاد P1: نوشتن Master Implementation P1 : Write

  • پیاده‌سازی استاد P2: نوشتن Master Implementation P2 : Write

  • پیاده‌سازی استاد P3: خواندن Master Implementation P3 : Read

  • تأیید عملیات استاد Verifying Operation of Master

  • کد طراحی Design Code

  • کد تست بنچ TB Code

مورد استفاده AXI Lite AXI Lite Used Case

  • ساخت IP GPIO AXI Lite P1: تولید داده از wdata و wstrb Building AXI lite GPIO IP P1 : Generating data from wdata and wstrb

  • ساخت IP GPIO AXI Lite P2: ضد پرش (Debouncing) Building AXI lite GPIO IP P2 : Debouncing

  • ساخت IP GPIO AXI Lite P3: FSM نوشتن Building AXI lite GPIO IP P3: Write FSM

  • ساخت IP GPIO AXI Lite P4: FSM خواندن Building AXI lite GPIO IP P4: read FSM

  • ساخت IP GPIO AXI Lite P4: تست عملیات Building AXI lite GPIO IP P4: Testing Operation

  • کد Code

AXI Full با منطق تولید آدرس بعدی کدگذاری شده AXI Full with hardcoded next address generation logic

  • تراکنش‌های معمول AXI Full Typical AXI full transactions

  • FSM نوشتن Write FSM

  • FSM خواندن Read FSM

  • پیاده‌سازی کانال نوشتن Implementing Write Channel

  • پیاده‌سازی کانال خواندن Implementing Read Channel

  • کد Code

  • پیاده‌سازی عملیات نوشتن برده Implementing Slave Write Operation

  • عملیات خواندن برده Slave Read Operation

  • کد Code

  • اتصال استاد و برده به یکدیگر و تأیید طراحی Connecting Master and Slave together and verifying design

  • کد Code

AXI Full با منطق تولید آدرس بعدی از نوع Burst AXI Full with next address generation logic from Burst type

  • دستور جلسه Agenda

  • درک حالت ثابت (Fixed mode) Understanding Fixed mode

  • پیاده‌سازی حالت ثابت در حین نوشتن Implementation of fixed mode during Write

  • درک حالت افزایشی (INCR mode) Understanding INCR mode

  • پیاده‌سازی حالت افزایشی در حین نوشتن Implementation of INCR mode during Write

  • درک حالت پیچشی (WRAP mode) Understanding WRAP mode

  • پیاده‌سازی حالت پیچشی در حین نوشتن Implementation of WRAP mode during Write

  • پیاده‌سازی حالت‌های Burst در حین عملیات خواندن Burst modes implementation during Read Operation

  • پیاده‌سازی استاد Implementing Master

  • کد Code

  • پیاده‌سازی نوشتن برده Implementing Slave Write

  • پیاده‌سازی خواندن برده Implementing Slave Read

  • کد Code

  • اتصال استاد و برده به یکدیگر Connecting Master and Slave together

  • کد Code

  • کد تست بنچ TB Code

نمایش نظرات

آموزش سری ارتباطات P3: AMBA AXI در Verilog
جزییات دوره
8.5 hours
126
Udemy (یودمی) Udemy (یودمی)
(آخرین آپدیت)
272
4.6 از 5
ندارد
دارد
دارد
جهت دریافت آخرین اخبار و آپدیت ها در کانال تلگرام عضو شوید.

Google Chrome Browser

Internet Download Manager

Pot Player

Winrar

Kumar Khandagle Kumar Khandagle

رهبر توسعه دهنده FPGA @ FinTech