دسترسی سریع:

مسیر:

صفحه اصلی

فرآیند فعال‌سازی مجدد لینک‌های دانلود آغاز شده است. با توجه به حجم بالای محتوا و طی شدن مراحل فنی آماده‌سازی، فعال شدن کامل دسترسی‌ها برای تمامی کاربران کمی زمان می‌برد.پیشاپیش از صبوری شما سپاسگزاریم.

✅ امکان تهیه دوره‌ها فراهم است و لینک‌ها به نوبت در حال فعال‌سازی هستند.
زمان اشتراک‌ها، تمدید و اصلاح می شوند.

راه ارتباطی در ایتا 09303953766

لطفا جهت اطلاع از آخرین دوره ها و اخبار سایت در کانال تلگرام عضو شوید.

آموزش زبان توصیف سخت‌افزار وریلاگ (HDL) + نمایش پروژه - آخرین آپدیت

دانلود Verilog Hardware Description Language(HDL)+Project Demo

نکته: ممکن هست محتوای این صفحه بروز نباشد ولی دانلود دوره آخرین آپدیت می باشد.

نمونه ویدیوها: (صرفا برای مشاهده نمونه ویدیو، ممکن هست نیاز به شکن داشته باشید.)

توضیحات دوره:

دوره آموزش جامع VLSI: از مبتدی تا متخصص (بهینه شده برای SEO)

این دوره آموزشی، یک مسیر یادگیری کامل برای ورود به دنیای طراحی VLSI (مجتمع های الکترونیکی با مقیاس بسیار بزرگ) است و از سطح مبتدی تا سطح پیشرفته را پوشش می‌دهد. با تمرکز بر مفاهیم کلیدی و ابزارهای ضروری، شما را برای یک حرفه‌ی موفق در این حوزه آماده می‌کند.

سرفصل های دوره (بهینه شده برای کلمات کلیدی):

ASIC Flow: معماری، طراحی، کدنویسی RTL، وریفیکیشن، و مروری بر DFT (طراحی برای تست‌پذیری)
Digital Fundamentals: اصول دیجیتال و مبانی مورد نیاز
Verilog Language: ساختارهای زبان Verilog برای طراحی و تست
Combinational circuits: طراحی و وریفیکیشن مدارهای ترکیبی با استفاده از Verilog
Sequential circuits: طراحی و وریفیکیشن مدارهای ترتیبی با استفاده از Verilog
APB Protocol: آموزش پروتکل APB (مخفف Advanced Peripheral Bus)
Memory design and verification: طراحی و وریفیکیشن حافظه

پیش نیازها:

آشنایی با مبانی الکترونیک
تسلط بر دستورات لینوکس

جزئیات دوره:

این دوره شامل 9 ویدئوی آموزشی با مدت زمان بیش از 1 ساعت برای هر ویدئو است که ترکیبی از توضیحات تئوری و تمرینات عملی (hands-on) می‌باشد. در طول دوره، شما با نحوه اجرای برنامه‌ها در محیط لینوکس و استفاده از شبیه‌ساز Cadence Xcelium آشنا خواهید شد. کدها با استفاده از ویرایشگر vi نوشته و ویرایش می‌شوند.

مباحث کلیدی دوره:

جلسه 1: ASIC Flow – معماری، طراحی، کدنویسی RTL، وریفیکیشن، مروری بر DFT
جلسه 2: Synthesis، Static Timing Analysis، Physical Design، مروری بر FPGA Emulation، Digital fundamentals
جلسه 3: مدل‌سازی سخت‌افزار با Verilog
جلسه 4: ساختار برنامه Verilog
جلسه 5: ساختارهای زبان Verilog
جلسه 6: طراحی و وریفیکیشن مدارهای ترکیبی با Verilog
جلسه 7: طراحی و وریفیکیشن مدارهای ترتیبی با Verilog
جلسه 8: زمان‌بندی و برنامه‌ریزی رویداد
جلسه 9: پروژه‌ها: طراحی حافظه، FIFO و کدها و شبیه‌سازی‌ها

این دوره برای افرادی که قصد دارند در VLSI کارآموزی کنند، وارد این صنعت شوند و یا دانش خود را در این زمینه ارتقا دهند، بسیار مناسب است. این مفاهیم و زبان‌های پایه‌ای، به شما در کسب دانش تخصصی VLSI و آمادگی برای مصاحبه‌های شغلی کمک شایانی خواهد کرد.

این دوره توسط یک متخصص طراحی و وریفیکیشن ASIC با بیش از دو دهه سابقه کار در صنعت نیمه‌هادی طراحی و ارائه شده است.

سرفصل ها و درس ها

مقدمه Introduction

جریان ASIC - معماری و اعتبارسنجی طراحی RTL ASIC Flow - Architecture and RTL design verification
جریان ASIC - سنتز تا GDS II ASIC Flow - Synthesis to GDS II
مدل‌سازی سخت‌افزار با استفاده از Verilog Hardware modeling using Verilog
ساختار برنامه Verilog Verilog Program Structure
ساختارهای زبان Verilog Verilog Language constructs
طراحی مدار ترکیبی و اعتبارسنجی با استفاده از Verilog Combinational Circuit design and Verification using Verilog
طراحی مدار ترتیبی و اعتبارسنجی با استفاده از Verilog Sequential Circuit design and Verification using Verilog
زمان‌بندی و برنامه‌ریزی رویدادها Timing and Event Scheduling
پروژه‌ها و شبیه‌سازی‌ها Projects and Simulations
تکالیف آزمایشگاهی و پروژه Lab and Project Assignment