آموزش Hands-On ZYNQ: تسلط بر پروتکل اتوبوس AXI4

Hands-On ZYNQ: Mastering AXI4 Bus Protocol

نکته: آخرین آپدیت رو دریافت میکنید حتی اگر این محتوا بروز نباشد.
نمونه ویدیوها:
توضیحات دوره: ایجاد کدهای Verilog و C برای پیاده سازی پروتکل گذرگاه AXI4 در ZYNQ FPGA استفاده از هسته های IP مبتنی بر Xilinx AXI4 هسته های IP مبتنی بر AXI4 خود را از ابتدا ایجاد کنید یک هسته IP شتاب دهنده سخت افزاری مبتنی بر AXI4 ایجاد کنید (مطالعه موردی GCD) ایجاد یک AXI4-based فرستنده گیرنده IP Core (مطالعه موردی UART) پیش نیازها: مبانی سیستم های دیجیتال تجربه برنامه نویسی HDL (Verilog) و C/C++ Vivado WebPACK (رایگان) نسخه 2016.04 (توصیه می شود) یا بالاتر برد توسعه ZYBO (یا سایر بردهای ZYNQ)

توجه: اگر می خواهید در هزینه های آموزشی مطالب مشابه صرفه جویی کنید، این دوره را شرکت کنید. هزینه دوره های آموزشی رسمی Xilinx معمولاً از 600 دلار تا 4000 دلار است. این دوره نه تنها سیستم پردازش Zynq (PS) بلکه منطق برنامه پذیر (FPGA) و رابط بین آنها را نیز آموزش می دهد.


منتشر شده (20 آوریل 2019): بخش‌های شتاب دهنده GCD و UART بعداً اضافه می‌شوند و با اضافه شدن آن بخش‌ها، قیمت دوره افزایش می‌یابد.

به‌روزرسانی ۱ (۲۲ آوریل ۲۰۱۹): زیرنویس‌های انگلیسی برای این دوره فعال هستند

به روز رسانی 2 (02 ژانویه 2020): اضافه کردن سخنرانی جایزه.


AXI چیست؟

Advanced Extensible Interface (AXI) یک گذرگاه سیستم استاندارد صنعتی برای اتصال بین CPU و تجهیزات جانبی در طراحی سیستم روی تراشه (SoC) است. امروزه AXI نسخه 4 (AXI4) در بسیاری از SoC که از پردازنده‌های ARM Cortex-A استفاده می‌کنند، مانند Qualcomm Snapdragon، Samsung Exynos، Broadcom (مورد استفاده در Raspberry Pi) و بسیاری دیگر استفاده می‌شود.

ZYNQ چیست؟
ZYNQ در واقع یک SoC است، نه فقط یک FPGA، زیرا ZYNQ از سیستم پردازنده سخت (ARM Cortex-A9) و منطق قابل برنامه ریزی (FPGA سری 7 Xilinx، معادل Artix-7 FPGA) تشکیل شده است. دستگاه ZYNQ اجرای منطق سفارشی مانند شتاب دهنده سخت افزاری را در ترکیب با نرم افزاری که بر روی ARM Cortex-A9 اجرا می شود را امکان پذیر می کند. ZYNQ همچنین می‌تواند سیستم‌عامل لینوکس را اجرا کند، که این دستگاه را شبیه Raspberry Pi محبوب می‌کند، اما FPGA داخل آن است.


این دوره بر اساس آزمایشگاه عملی با مثال های فراوان است. کدهای نمونه برای هر پروژه در این دوره ارائه شده است.

پس از اتمام این دوره گواهی پایان دوره دریافت خواهید کرد. در صورت نارضایتی از این دوره، ضمانت بازگشت پول 30 روزه Udemy نیز وجود دارد.


بنابراین، روی دکمه دوره کلیک کنید و شما را در داخل دوره ببینیم.



سرفصل ها و درس ها

معرفی Introduction

  • معرفی Introduction

  • نصب ویوادو Vivado Installation

===== قسمت اول: از هسته های IP Xilinx AXI4 ===== استفاده کنید ===== Part I: Use Xilinx AXI4 IP Cores =====

  • ===== قسمت اول: از هسته های IP Xilinx AXI4 ===== استفاده کنید ===== Part I: Use Xilinx AXI4 IP Cores =====

فصل 1: AXI4-Lite GPIO Chapter1: AXI4-Lite GPIO

  • طراحی سخت افزار را ایجاد کنید Create the Hardware Design

  • طراحی سخت افزار را با استفاده از XMD تست کنید Test the Hardware Design using XMD

  • برنامه C را ایجاد کنید Create the C Program

  • Internal Logic Analyzer IP Core را اضافه کنید Add the Internal Logic Analyzer IP Core

  • اشکال زدایی طراحی سخت افزار Debug the Hardware Design

فصل 2: ​​AXI4-Stream Data FIFO Chapter 2: AXI4-Stream Data FIFO

  • Xilinx IP Core را شبیه سازی کنید Simulate the Xilinx IP Core

  • طراحی سخت افزار را ایجاد کنید Create the Hardware Design

  • برنامه C را ایجاد کنید Create the C Program

===== قسمت دوم: هسته های IP AXI4 را از ابتدا ایجاد کنید ===== ===== Part II: Create AXI4 IP Cores from Scratch =====

  • ===== قسمت دوم: هسته های IP AXI4 را از ابتدا ایجاد کنید ===== ===== Part II: Create AXI4 IP Cores from Scratch =====

فصل 3: AXI4-Lite Shift Register Chapter 3: AXI4-Lite Shift Register

  • Shift Register را در Verilog ایجاد کنید Create the Shift Register in Verilog

  • رابط AXI4-Lite را در Verilog ایجاد کنید Create the AXI4-Lite Interface in Verilog

  • برنامه طراحی سخت افزار و C را ایجاد کنید Create the Hardware Design and C Program

فصل 4: AXI4-Stream Multiplier Chapter 4: AXI4-Stream Multiplier

  • AXI4-Stream Multiplier را در Verilog ایجاد کنید Create the AXI4-Stream Multiplier in Verilog

  • رابط AXI4-Lite به AXI4-Stream را در Verilog ایجاد کنید Create the AXI4-Lite to AXI4-Stream Interface in Verilog

  • رابط AXI4-Stream به AXI4-Lite را در Verilog ایجاد کنید Create the AXI4-Stream to AXI4-Lite Interface in Verilog

  • برنامه طراحی سخت افزار و C را ایجاد کنید Create the Hardware Design and C Program

امتیاز: FPGA آسان و لینوکس جاسازی شده در ZYBO Bonus: Easy FPGA and Embedded Linux on ZYBO

  • FPGA آسان و لینوکس جاسازی شده در ZYBO Easy FPGA and Embedded Linux on ZYBO

نمایش نظرات

آموزش Hands-On ZYNQ: تسلط بر پروتکل اتوبوس AXI4
جزییات دوره
3.5 hours
20
Udemy (یودمی) Udemy (یودمی)
(آخرین آپدیت)
913
- از 5
دارد
دارد
دارد
Erwin Ouyang
جهت دریافت آخرین اخبار و آپدیت ها در کانال تلگرام عضو شوید.

Google Chrome Browser

Internet Download Manager

Pot Player

Winrar

Erwin Ouyang Erwin Ouyang

مهندس R&D ، محقق (1000+ دانشجو در Udemy) اروین با بیش از 1000 دانشجو در Udemy علاقه مند به میکروکنترلر و FPGA است. وی به عنوان مهندس تحقیق و توسعه در یک شرکت نوپا کار کرد. وی سیستم عامل و نرم افزاری را برای سیستم تماس دیجیتال پرستار و سیستم کنترل دسترسی درب با AVR ATmega و چارچوب دات نت توسعه داد. وی نرم افزاری برای رابط بین تجهیزات آزمایشگاهی بالینی و سیستم اطلاعات آزمایشگاهی با سوکت RS-232 و TCP توسعه داد. وی مدرک کارشناسی ارشد خود را در رشته مهندسی الکترونیک در سال 2018 دریافت کرد. وی در حال حاضر یک محقق در مرکز میکروالکترونیک ITB است. علایق اصلی تحقیق وی در ارتباطات نور مرئی/LiFi و یادگیری عمیق است. وی چندین مقاله با عنوان "پیاده سازی هم پردازنده سیستولیک برای استنتاج شبکه عصبی عمیق بر اساس SoC" و "طراحی لایه PHY سیستم OFDM-VLC بر اساس SoC با استفاده از روش استفاده مجدد" در IEEE Xplore منتشر کرد. او در وبلاگهای خود (Hands-On Embedded) آموزشهای مربوط به سیستم تعبیه شده را می نویسد.